# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月27日

出 願 番 号

Application Number:

特願2002-381786

[ ST.10/C ]:

[JP2002-381786]

出 願 人
Applicant(s):

三菱電機株式会社

三菱電機エンジニアリング株式会社

2003年 2月 4日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542264JP01

【提出日】

平成14年12月27日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 17/50

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

長澤 秀昭

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

岡本 泰

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目6番2号 三菱電機エンジ

ニアリング株式会社内

【氏名】

村井 正嗣

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目6番2号 三菱電機エンジ

ニアリング株式会社内

【氏名】

長谷川 直樹

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【特許出願人】

【識別番号】

591036457

【氏名又は名称】 三菱電機エンジニアリング株式会社

【代理人】

【識別番号】

100066474

【弁理士】

【氏名又は名称】 田澤 博昭

【選任した代理人】

【識別番号】 1000

100088605

【弁理士】

【氏名又は名称】 加藤 公延

【手数料の表示】

【予納台帳番号】 020640

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 自動回路設計装置およびプログラム

【特許請求の範囲】

【請求項1】 集積回路内の複数の回路部品に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した表形式のデータ集合を解析する解析部と、

前記解析部の解析結果に基づいて、ハードウエア記述言語による集積回路の記述を生成する記述生成部とを備えた自動回路設計装置。

【請求項2】 解析部の解析結果に基づいて、記述生成部は、接続条件に応じた各回路部品の接続関係を実現するのに適切なセレクタモジュールを選定し、 集積回路の記述に前記セレクタモジュールに関する情報を付加することを特徴と する請求項1記載の自動回路設計装置。

【請求項3】 解析部の解析結果に基づいて、記述生成部は、セレクタモジュールを制御する制御信号を生成するのに適切な制御信号生成モジュールに関する情報を集積回路の記述に付加する請求項2記載の自動回路設計装置。

【請求項4】 集積回路を通常使用する通常使用モードと集積回路を副次的に使用する複数の副次的モードのそれぞれを接続条件とした表形式のデータ集合を解析部が解析し、

前記解析部の解析結果に基づいて、記述生成部は、前記通常使用モードで接続 される複数の回路部品の間に介在する第1のセレクタモジュールを選定し、前記 複数の副次的モードでの各回路部品の接続関係を実現するのに適切な第2のセレ クタモジュールを選定し、

前記第2のセレクタモジュールの出力部が前記第1のセレクタモジュールの入力部に接続されるように、前記記述生成部が集積回路の記述に前記第1のセレクタモジュールと前記第2のセレクタモジュールに関する情報を付加することを特徴とする請求項2または請求項3記載の自動回路設計装置。

【請求項5】 集積回路を通常使用する通常使用モードと集積回路を副次的に使用する副次的モードのそれぞれを接続条件とした表形式のデータ集合を解析部が解析し、

前記解析部の解析結果に基づいて、前記副次的モードで接続される複数の回路 部品の間に前記副次的モードで信号を有効に伝達するゲートモジュールを記述生 成部が選定し、前記記述生成部が集積回路の記述に前記ゲートモジュールに関す る情報を付加することを特徴とする請求項1から請求項4のうちのいずれか1項 記載の自動回路設計装置。

【請求項6】 接続条件と接続関係に加えて、各回路部品への給電の停止が可能か否かを記述したデータ集合を解析部が解析し、

前記解析部の解析結果に基づいて、給電の停止が可能な回路部品と他の回路部品との間に配置されて、これらの回路部品の間の信号の伝達を制御するゲートモジュールを記述生成部が選定し、前記記述生成部が集積回路の記述に前記ゲートモジュールに関する情報を付加することを特徴とする請求項1から請求項5のうちのいずれか1項記載の自動回路設計装置。

【請求項7】 集積回路内の複数の回路部品に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した上位階層の表形式のデータ集合と、各前記回路部品内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の複数の表形式のデータ集合を解析部が解析し、

前記解析部の解析結果に基づいて、記述生成部は、集積回路全体および前記各回路部品に関する総合的な記述を一度に生成することを特徴とする請求項1から請求項6のうちのいずれか1項記載の自動回路設計装置。

【請求項8】 コンピュータを、

集積回路の複数の回路部品に関する接続条件と前記接続条件に応じた各回路部 品の接続関係とを記述した表形式のデータ集合を解析する解析部と、

前記解析部の解析結果に基づいて、ハードウエア記述言語による集積回路の記述を生成する記述生成部として機能させるためのプログラム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、自動回路設計装置およびプログラムに関するものである。

[0002]

## 【従来の技術】

近年、大規模集積回路(LSI)に対する要求仕様は複雑化し回路規模も増大している。そのため、ゲートレベルネットリストの設計よりも、上位の言語レベルであるハードウエア記述言語(HDL)による設計が広く行われるようになってきている。

[0003]

集積回路(LSI)の技術の進展に伴い、システムLSIを構成する機能ブロックが、LSIを設計するための共有資産であるIP (intellectual property) として流通および再利用されている。複数の既存のIPと他の既存の回路部品を組み合わせることにより、LSIの全体(トップ階層回路)またはモジュールを設計することが可能であり、設計作業が容易になっている。一般に流通しているIPは、HDLのうちレジスタトランスファレベル(RTL)で記述されたものが多い。

[0004]

#### 【発明が解決しようとする課題】

しかし、このような設計でも、IPまたはその他の回路部品を接続するには、 集積回路が作動する条件(モード)に応じて各回路部品へ供給される信号の相違 を想定しながら、セレクタモジュールやセレクタモジュールを制御する制御信号 生成モジュールなどの追加すべき回路部品を適切に配置するなどの複雑な思考が 設計者に要求されている。このような諸事情を考慮しながら、設計者は集積回路 の記述(ソース)を作成している。通常、IPまたはその他の回路部品を利用し 、必要な設計仕様に基づいて実際の集積回路の記述を作成するには、HDL、特 にレジスタトランスファレベルに関する知識を必要とする。従って、限られた人 にしかLSIの設計ができなかった。

[0005]

現在では各IPの接続ポートの数は増加し、数百を越える接続が必要となることも珍しくない。人手でHDLによる回路記述を書き直していると、かなりの手間と時間をとられ、さらに記述ミスによる接続不具合が発生するおそれも増加す

る。

[0006]

この発明は、上記のような課題を解決するためになされたもので、複数の回路 部品を接続した集積回路の自動設計を容易にし、HDLによる回路記述の作成に かかる手間と時間を短縮する自動回路設計装置およびプログラムを得ることを目 的とする。

[0007]

【課題を解決するための手段】

この発明に係る自動回路設計装置は、集積回路の複数の回路部品に関する接続 条件と前記接続条件に応じた各回路部品の接続関係とを記述した表形式のデータ 集合を解析する解析部と、前記解析部の解析結果に基づいて、ハードウエア記述 言語による集積回路の記述を生成する記述生成部とを備えたものである。

[0008]

【発明の実施の形態】

以下、この発明の実施の一形態を説明する。

実施の形態1.

図1は、この発明の実施の形態1に係る自動回路設計装置を示すブロック図である。この自動回路設計装置は、ソフトウェアに基づいて動作するコンピュータであるプロセッサ1、記憶部2、表示部3および入力部4を有する。

[0009]

記憶部2は、例えばハードディスクであって、プロセッサ1で使用されるファイル(データ集合)およびプロセッサ1で作成されたファイルを格納する。図示しないが、プロセッサ1はファイルを記憶部2とは別の記憶媒体に格納してもよいし、通信装置により、ファイルを他の装置に送出してもよい。また、プロセッサ1は、これらのファイルに基づいて、表示部3を制御して画像を表示させ、設計者に情報を提示する。設計者は入力部4を用いてプロセッサ1に指示を与えることができる。

[0010]

プロセッサ1は、機能すなわち実行するプログラムモジュールに応じて、便宜

的にスプレッドシート生成部10、解析部11および記述生成部12に分類される。次に、プログラムに従ってプロセッサ1が実行する動作について図2のフローチャートを参照しながら説明する。

## [0011]

まず、ステップST1では、スプレッドシート生成部10が一覧表形式(スプレッドシート形式)の画面を表示部3に表示させ、これによって設計者による一覧表への情報記入すなわち一覧表の作成を促す。ここで表示されて設計者に記入された一覧表の例を図3に示す。この一覧表の各行は、LSIまたはLSIの部品となるモジュールの各ピン(パッドまたは入出力セル)の接続情報を表す。第1列にはそれらのピンの名前が書かれ、他の列には各ピンに接続される要素が列挙されている。この一覧表は、接続が成立する条件(接続条件1~3)に従って列に区切られていて、各ピンがいかなる接続条件でどの要素に接続されるかを表す。ここでいう接続条件とは、例えばLSIの動作のモードが含まれる。

# [0012]

図3の例は、ピンPA、PB、PC、PDが、いかなる接続条件でIP(回路部品)A、B、CのピンIPA1~IPA4、IPB1、IPB2、IPC1~IPC3のいずれに接続されるのかを表す。具体的には、ピンPAは接続条件1ではIPAの第1のピンIPA1に接続され、接続条件2ではIPBの第1のピンIPB2に接続され、接続条件3ではIPCの第1のピンIPC1に接続されることを図3の一覧表は示している。同様に、ピンBは、どの接続条件でもIPAの第2のピンIPA2に接続されることが示されている。すなわち、この一覧表は、LSIの複数の回路部品に関する接続条件(接続条件1~接続条件3)と、これらの接続条件に応じた各回路部品の接続関係とを記述する。

#### [0013]

スプレッドシート生成部10は、一覧表のフォーマット(各欄が空いているもの)を表示部3に表示させる。設計者は、必要な設計仕様を考慮しつつ入力部4 (例えばマウスのようなポインティングデバイスとキーボード)を用いて、グラフィック表示された一覧表の各欄に情報を記入することができる。このようにして一覧表を作成すると、設計者は入力部4を操作して一覧表に対応するスプレッ



ドシートファイルを記憶部2に格納することが可能である。

## [0014]

理解を容易にするため、図3の一覧表に基づいて最終的に設計される目的の回路を図4に示す。図4から明らかなように、ピンPA, PBはIPA, B, Cに信号を入力する要素であり、ピンPC, PDはIPA, B, Cから出力される信号を受ける要素である。目的の回路には、接続条件に従ってIPA, B, CとピンPA, PBの接続関係を変更するためにセレクタモジュールSL1, SL2およびエンコーダモジュール(制御信号生成モジュール)20が設けられている。かかるセレクタモジュールSL1, SL2およびエンコーダモジュール20は、後述するようにプログラムに従ったプロセッサ1の処理により挿入されたものである。

#### [0015]

図2に戻り、一覧表の作成後、解析部11が一覧表を読み込んで、その内部の データを解析する(ステップST2)。ここで解析部11は、記憶部2からスプ レッドシートファイルを読み込んでもよいし、記憶部2に未保存の一覧表を読み 込んでもよい。

#### [0016]

この後、解析部11の解析結果に基づいて、記述生成部12が必要なモジュールおよび信号の記述をHDLによって生成し(ステップST3~ST7)、その結果得られたモジュールおよび信号の記述を組み合わせた回路記述を出力する(ステップST8)。得られた回路記述は表示部3で確認することができ、設計者は入力部4を操作してHDLによる回路記述ファイルを記憶部2に格納することが可能である。

#### [0017]

図5は、図3の一覧表に基づいて作成された回路記述の一部を抜粋して示すリストである。この実施の形態に関する図5およびその他の図面に示される回路記述は、「Verilog-HDL」のRTLに準拠する。一行目は、設計された回路が複数のIPを包含するLSIの全体(トップ階層回路すなわちトップ階層モジュール)であって、ピンPA、PB、PC、PDを有することを示す。二行

目および三行目は、ピンPA, PBが信号を入力する要素であり、ピンPC, PDは出力される信号を受ける要素であることを示す。四行目および五行目は、接続条件1が満たされた(条件1'b1に合致した)場合には、ピンPAがIPAの第1のピンIPA1に接続されることを示す。なお、条件1'b1が接続条件1に対応することは、設計者が指定してある。

# [0018]

図2に示すように、一覧表の解析に基づいてHDLによる必要なモジュールの 定義文を生成する工程には、接続条件解析(ステップST3)、セレクタモジュ ールの挿入(ステップST4)、分岐モジュールの挿入(ステップST5)、特 殊モジュールの挿入(ステップST6)、および各IPの接続設定(ステップS T7)がある。ステップST4~ST7の工程は必ずしも図2のフローチャート に示された順序に従って実行する必要はなく、他の順序で実行してもよいし、複 数のステップを並列に実行してもよい。また、ステップST4~ST7の工程の いずれかを任意に省略するようにプログラミングしてもよい。

#### [0019]

次に、LSIの記述を生成する工程の基本的考え方を説明する。図6は、設計者が指定した複数の回路部品とこれらの回路部品を接続するための配線を例示する。図示のように、回路部品相互を接続する配線は、一つ以上のモジュールとして捉えることができる。一覧表に記述された接続条件と接続関係に応じて、記述生成部12は適切なモジュールを選択する。これらのモジュールは、ステップST8で最終的な回路記述が出力されるまで、プログラムが使用する固有のオブジェクトとしてプロセッサ1に保持される。プログラムのステップST3~ST7では、図6に例示する各ブロックに適当なセル(回路の最小要素)を配置する。このようなセルの配置は、オブジェクトのメソッドの変更に対応する。

#### [0020]

以下、プログラムの各ステップについて、さらに詳細に説明する。

ステップST2(図2)の一覧表の読み込みでは、解析部11は、一覧表の各行の接続情報を抽出する。抽出した接続情報は、解析部11によりプログラムが使用する固有のオブジェクトとして保管される。ここでは二階層のオブジェクト

が使用される。一階層は各ピンのピン名、各接続条件での接続先のデータを保持するピンオブジェクトであり、もう一階層はピンオブジェクトを複数個保持しており一つの一覧表全体を表すモジュールオブジェクト(またはIPオブジェクト)である。以下の各ステップでは、オブジェクトで使用されたメソッドとしてのモジュールまたは信号の記述を追加または変更する。

[0.021]

ステップST3(図2)の接続条件解析では、記述生成部12は、一覧表の各列の接続条件を解析する。具体的には、記述生成部12は、各接続条件でアクティブとなる信号(この信号をモード識別信号と呼ぶ)を確保し、各接続条件とモード識別番号を関連づける条件定義文を作成する。図3のように接続条件(モード)が三通りあるような一覧表については、三つのモード識別信号が定義され、各接続条件に応じて、いずれかのモード識別信号がアクティブとなり、他のモード識別信号が非アクティブとなる。

[0022]

図3および図5に示された接続条件は、実際には、ある信号線がローレベル(L)かハイレベル(H)かを示す条件論理式で表されたり、あるいはいくつかの信号線の各レベルを示す条件論理式で表されたりする。そのような形式で図3の一覧表に記入された条件論理式を解析部11はそのまま保持し、接続条件解析で記述生成部12はこれらの条件論理式とモード識別信号を関連づける条件定義文を作成する。複数のモード識別信号が同時にアクティブになることは避けることが好ましい。従って条件定義文で使用される条件分岐式が互いに排他的である必要がある。最終的には、記述生成部12は、図7に示す条件分岐式を含んだ条件定義文を意味する記述を生成する。

[0023]

ステップST4 (図2)のセレクタモジュールの挿入では、記述生成部12は、接続条件に応じた各回路部品の接続関係を実現するのに適切なセレクタモジュール(例えば図4のセレクタモジュールSL1, SL2)を選定し、セレクタモジュールに関する定義文を保持する。また、記述生成部12は、セレクタモジュールを制御する制御信号を生成するのに適切な制御信号生成モジュールに関する



情報をLSIの記述に付加する。

[0024]

具体的には、プログラムに従って記述生成部12は、各回路部品(例えばIP)の入力ピンに対する接続先を調べるとともに接続先をカウントする。例えば、図3の一覧表では、IPA, B, Cと別の回路部品にとっての入力ピンPCの接続先は、ピンIPA3, IPB2, IPC2の三つであり、ピンPDの接続先はピンIPA4, IPC3の二つである(同じ接続先はカウントしない)。このようにして調べた接続先をプログラムで利用する配列として記述生成部12は保持する。以後、この接続先を表した配列を接続認識配列と呼ぶ。

[0025]

記述生成部12は、接続認識配列と接続先の個数に基づいて適切なセレクタモジュールを適切なピンに接続することを記述した接続定義文を生成して、保持する。接続条件の数にかかわらず、各セレクタモジュールは、接続先の個数と同数の入力部と、一つの出力部を有する。例えば、ピンPCについては、三つの入力部と一つの出力部を有するセレクタモジュールSL1が選択される。

[0026]

仮に入力ピンへの接続先が一つのみの場合、記述生成部12はセレクタモジュールを挿入せずに、単純な接続定義文あるいはバッファのみを記述した文を生成して保持する。例えば、IPAの入力ピンIPA1の接続先は一つのピンPAだけであるので、ピンIPA1とピンPAを接続する旨だけを規定した定義文か、ピンIPA1とピンPAの間にバッファが介在する旨を規定した文を生成して保持する。

[0027]

さらに、記述生成部12は、制御信号生成モジュール(エンコーダモジュール)を定義する。制御信号生成モジュールは、モード識別番号に従ってこれらのセレクタモジュールを制御する制御信号を各セレクタモジュールに供給する。制御信号生成モジュールは、前記の接続条件と接続認識配列に基づいて定義され、記述生成部12は、制御信号生成モジュールを適切にセレクタモジュールに接続することを記述した接続定義文を生成して保持する。

[0028]

この制御信号生成モジュールによって、セレクタモジュールは接続条件(例えばLSIの動作モード)に合ったパスを選択することができる。また、複数の接続条件について同じ接続が存在しても、余計なセレクタモジュールを作成せずに、必要最低個数のセレクタモジュールのみで接続条件に合ったパスの選択が可能になる。

[0029]

実際のLSIでは、LSIを通常使用する通常使用モードとLSIを副次的に使用する副次的モード(例えばLSIを試験するテストモード)とでは、一般的に性能に対する要求が異なる。重要性が高い通常使用モードでは、要求される処理速度が高く、電力消費も最小限にすべきである。一方、テストモードは、各回路部品が機能的に動作していることを確認することのみを目的とすることが多く、処理速度、容量、抵抗に関する許容度が、通常使用モードより高い。そこで、複数の副次的モードがあるLSIの設計におけるセレクタモジュールの挿入に関しては、以下のように工夫すると好ましい。

[0030]

まず、図8に例示する一覧表をステップST1で設計者が完成させる。この一覧表は、LSIを通常使用する通常使用モードとLSIを副次的に使用する複数の副次的モードのそれぞれを接続条件として記述し、各モードに応じた回路部品の接続関係を記述する。ステップST3の接続条件解析では、記述生成部12は、一覧表の各列のモードとモード識別番号を関連づける条件定義文を作成する。

[0031]

そして、ステップST4のセレクタモジュールの挿入では、記述生成部12は、通常使用モードで接続される複数の回路部品(例えばIP)の間に介在する第1のセレクタモジュールを選定する。また記述生成部12は、複数のテストモードでの各回路部品の接続関係を実現するのに適切な第2のセレクタモジュールを選定し、第2のセレクタモジュールの出力部が第1のセレクタモジュールの入力部に接続されるように、第1のセレクタモジュールと第2のセレクタモジュールに関する記述を生成する。また、記述生成部12は、制御信号生成モジュールを



これらのセレクタモジュールに接続することを記述した接続定義文を生成する。

[0032]

図9は図8に例示する一覧表に基づいて最終的に設計される目的の回路を示す。図示の第1のセレクタモジュールSL3の入力部は、通常パスNPとテストパスTPに接続されており、あるIPの入力部にセレクタモジュールSL3の出力部は接続されている。複数のテストモードが利用されることから、複数のテストパスが必要になる。この設計例では、テストパスTPに出力部が接続された第2のセレクタモジュールSL4を設けることにより、テストパスTPを複数のテストパスTP1~TP3に分岐させている。

[0033]

セレクタモジュールSL3、SL4を制御するためにエンコーダモジュール(制御信号生成モジュール)21が設けられている。エンコーダモジュール21は単一の信号線BAを介して第1のセレクタモジュールSL3に接続されており、通常パスNP上の信号とテストパスTP上の信号のいずれかを選択する制御信号をセレクタモジュールSL3に供給する。また、エンコーダモジュール21は複数の並列信号線BBを介して第2のセレクタモジュールSL4に接続されており、セレクタモジュールSL3にテストパスTP上の信号を選択させている時に、テストパスTP1~TP3のいずれかを選択する制御信号をセレクタモジュールSL4に供給する。

[0034]

このように通常パスNPとテストパスTPのために、二つの入力部と一つの出力部を有する第1のセレクタモジュールSL3を設け、テストパスTP1~TP3のために、三つの入力部と一つの出力部を有する第2のセレクタモジュールSL4を設けている。従って、一つの通常使用モードと複数のテストモードで動作するLSIにおいて一つの通常パスNPと複数のテストパスTPが設けられても、第1のセレクタモジュールSL3は、通常パスNPとテストパス群の二つの選択肢しか持たないので、その内部構成(例えば内部ゲートの個数や配線パターン)はセレクタのうち最も簡単である。このため通常使用モードでは、高い処理速度と、低い電力消費を達成することが可能である。

[0035]

図10は図9に記載の回路に関する各セレクタモジュールの記述を平易化して 示すリストであり、図11は図9に記載の回路に関するエンコーダモジュールの 記述を平易化して示すリストである。

[0036]

図10の1行目~5行目は、信号線BA上の信号が1であると、セレクタモジュールSL3はIPの入力部へ通常パスNP上の信号を供給し、それ以外の場合には、セレクタモジュールSL3はIPの入力部へセレクタモジュールSL4の出力信号を供給することを示す。また、6行目および7行目は、信号線BB上の信号が1であると、セレクタモジュールSL4はテストパスTP1上の信号を供給することを示す。8行目および9行目は、他の場合に、信号線BB上の信号が2であると、セレクタモジュールSL4はテストパスTP2上の信号を供給することを示す。10行目および11行目は、他の場合にはセレクタモジュールSL4はテストパスTP3上の信号を供給することを示す。

[0037]

図11の1行目~3行目は、モード識別信号1がオンであると、エンコーダモジュール21はセレクタモジュールSL3に通常パスNPを選択する制御信号を信号線BAに流し、セレクタモジュールSL4に本来不要であるがテストパスTP1を選択する制御信号を信号線BBに流すことを示す。4行目~6行目は、他の場合に、モード識別信号2がオンであると、エンコーダモジュール21はセレクタモジュールSL3にテストパスTPを選択する制御信号を信号線BAに流し、セレクタモジュールSL4にテストパスTP1を選択する制御信号を信号線BBに流すことを示す。7行目~9行目は、他の場合に、モード識別信号3がオンであると、エンコーダモジュール21はセレクタモジュールSL4にテストパスTPを選択する制御信号を信号線BBに流すことを示す。10行目~12行目は、他の場合には、エンコーダモジュール21はセレクタモジュールSL3にテストパスTP8選択する制御信号を信号線BAに流し、セレクタモジュールSL3にテストパスTP8選択する制御信号を信号線BAに流し、セレクタモジュールSL3にテストパスTP3を選択する制御信号を信号線BBに流すことを示す



ステップST5 (図2)の分岐モジュールの挿入では、記述生成部12は、解析部11の解析結果に基づいて、副次的モード (例えばテストモード)で接続される複数の回路部品 (例えばIP)の間に副次的モードで信号を有効に伝達するゲートモジュールを選定し、記述生成部12がゲートモジュールに関する記述を生成して保持する。設計者は図8に示すような通常使用モードと副次的モードを記述した一覧表を完成しておく。ステップST3の接続条件解析では、記述生成部12は、一覧表の各列のモードとモード識別番号を関連づける条件定義文を作成する。

#### [0039]

図12は、分岐モジュールを具体的に示す回路図である。設計者が完成した一覧表では、一つのIP30の出力ピンが、通常使用モードでは回路部品モジュール31の入力ピンに接続され、テストモードでは回路部品モジュール32の入力ピンに接続されると一覧表で指定されている。ただし、回路部品モジュール31,32は実質的に無内容な単なる接続線である場合もある。

# [0040]

IP30と、通常使用モードで使用される回路部品モジュール31は、単に通常パスNPで接続すればよい。しかし、通常使用モードでは、IP30から回路部品モジュール32に信号が伝搬しないようにして消費電力の増大を防止する必要がある場合が多い。そこで、最終的に得られる回路が図12に示す構造を持つように、記述生成部12が接続認識配列に基づいてゲートモジュールに関する記述を生成する。この分岐モジュールの挿入のためにも、プログラムに従って記述生成部12は、接続認識配列を生成して保持するが、分岐モジュールの挿入で作成される接続認識配列は、各回路部品(例えばIP)の入力ピンではなく出力ピンに対する接続先を調査した結果である。

#### [0041]

図12に示すように、最終的に得られる回路にはANDゲートモジュール34が設けられており、ANDゲートモジュール34の出力部はテストモードで使用



される回路部品モジュール32にテストパスTPを介して接続されている。通常パスNPの途中から分岐線が分岐しており、これがANDゲートモジュール34の一方の入力部に接続されている。このように分岐線とANDゲートモジュール34とテストパスTPを持つ分岐モジュール35が設けられている。

## [0042]

ANDゲートモジュール34の他方の入力部は、エンコーダモジュール(ゲート制御モジュール)36に接続されている。エンコーダモジュール36は、LSIの通常使用モードでは、ローレベルの電位をANDゲートモジュール34に与える。従って、LSIの通常使用モードでは、テストパスTP上の電位はローレベルに固定され、電力消費が抑えられる。他方、テストモードでは、ハイレベルの電位をエンコーダモジュール36はANDゲートモジュール34に与え、IP30から回路部品モジュール32への実質的な接続を可能にする。エンコーダモジュール36は、接続条件解析(図2のステップST3)で得られた前記の接続条件に基づいて定義される。

# [0043]

実際の記述では、ANDゲートモジュールを指定するには、記述生成部12は 、固定モジュールのインスタンス呼出文を記述する。例えば以下のようにである

TBKT01(.A(I Pの出力ピンの出力信号名の指定),.B(通常モードでローレベルになる信号名の指定),.N(通常パスノードの指定),.T(テストパスノードの指定)).

ここでTBKT01とはゲートモジュールの呼び名の例であり、ゲートモジュールの呼び名はこの表記に限らず設計者が任意に決定できる。

#### [0044]

仮に出力ピンへの接続先が一つのみでありその接続が通常使用モードだけで行われる場合、記述生成部12は分岐モジュールにANDゲートモジュールを配置するのではなくバッファのみを配置した定義文を生成するか、単純な接続定義文を生成する。また、出力ピンへの接続先が一つのみでありその接続がテストモードだけで行われる場合、その出力ピンには通常パスが接続されずテストパスのみ

が接続されるが、そのテストパスの途中にはANDゲートモジュールが配置され、ANDゲートモジュールの一方の入力端がエンコーダモジュールに接続される。この場合も、エンコーダモジュールは、通常使用モードでは、ローレベルの電位をANDゲートモジュールに与え、テストモードでは、ハイレベルの電位をANDゲートモジュールに与える。これにより、テストモードでは、出力ピンからANDゲートモジュールの出力部への実質的な接続が可能になる一方、通常使用モードではANDゲートモジュールの出力部の電位はローレベルに固定され、電力消費が抑えられる。

# [0045]

一つの出力ピンに接続されるテストパスが複数ある場合は、このANDゲートモジュールの出力部を他のANDゲートモジュールの一方の入力部に接続し、各ANDゲートモジュールをエンコーダモジュールで制御すればよい。

# [0046]

ステップST6 (図2)の特殊モジュールの挿入では、記述生成部12は、解析部11の解析結果に基づいて、給電の停止が可能な回路部品(例えばIP)と他の回路部品(例えばIP)との間に配置されて、これらの回路部品の間の信号の伝達を制御するゲートモジュールを選定し、記述生成部12がゲートモジュールに関する情報を生成して保持する。この特殊モジュールの挿入は、前述した接続条件と接続関係に加えて、各回路部品への給電の停止が可能か否かを記述したファイルを解析部11が解析した場合に実行される。従って、各回路部品への給電の停止が可能か否かを記述した一覧表をステップST1で設計者が完成させていることが、特殊モジュールの挿入の前提条件である。ステップST2の一覧表の読み込みでは、解析部11は、各回路部品への給電の停止が可能か否かを示す情報を保持する。

#### [0047]

図13は、特殊モジュールの挿入で付加されたゲートモジュールを具体的に示す回路図である。図に示すように、同一チップにおいて境界BDを間に挟んでブロックBL1, BL2が存在する。ブロックBL1はLSIの動作中に給電の停止が可能なブロックであり、ブロックBL2はLSIの動作中は常に給電されて



いるブロックである。ブロックBL1の通常使用モードでは、ブロックBL1中のIP40から通常パスNP1を介してブロックBL2中のIP41に信号が供給される必要がある。

## [0048]

ブロックBL1には、ブロックBL1のテストモードでの消費電力増大防止のために分岐モジュール42が設けられている。すなわち、通常パスNP1から分岐したの途中から分岐線が分岐しており、これがANDゲートモジュール43の一方の入力部に接続されている。ANDゲートモジュール43の他方の入力部にハイレベルの電位が与えられた場合に限って、ANDゲートモジュール43はその出力部に接続されたテストパスTP4にIP40からのテスト信号を供給することができるようになっている。

## [0049]

他方、ブロックBL2には、ブロックBL2の通常使用モードでの動作とテストモードでの信号の流れを区別するためのセレクタモジュールSL5が配置されている。セレクタモジュールSL5は二つの入力部を有しており、これらの入力部はそれぞれ通常パスNP2とテストパスTP5に接続されている。

#### [0050]

図示のように、LSIの動作中に給電の停止が可能なブロックBL1からLSIの動作中に常に給電されている(給電の停止が不可能な)ブロックBL2へ信号が供給されるチップにおいては、ブロックBL1への給電を停止しても、実際には暫くの間、IP40からIP41への信号の電位がローレベルにならず、このため中間電位のリーク電流がIP41に悪影響を及ぼす可能性がある。そこで、図示の実施の形態では、IP40とIP41との間にANDゲートモジュール(特殊モジュール)44が配置されている。

#### [0051]

ANDゲートモジュール44の一方の入力部は、IP40の出力信号が流れる 通常パスNP1に接続され、他方の入力部は制御パスCPに接続されている。ま た、ANDゲートモジュール44の出力部は、IP41に入力される信号が流れ る通常パスNP2に接続されている。このような構成の下、制御パスCPの電位 がハイレベルの場合に限って、ANDゲートモジュール44の出力部に接続された通常パスNP2での電位がハイレベルになりうる。従って、ブロックBL1への給電停止と同時に制御パスCPでの電位をローレベルとするように制御すれば、ブロックBL1への給電停止後に、通常パスNP2の電位は常にローレベルに固定され、IP41に不適切な信号が供給される事態にはならない。

# [0052]

LSIの構成および動作モードによっては、逆に、ブロックBL1への給電停止の後でも、ブロックBL2のIP41への入力信号の電位が常にハイレベルである方が望ましい場合も考えられる。このような場合には、ANDゲートモジュール44に代えてORゲートモジュール(図示せず)を配置してもよい。この構成では、ブロックBL1への給電停止と同時に制御パスCPでの電位をハイレベルとするように制御すれば、ブロックBL1への給電停止後に、通常パスNP2の電位は常にハイレベルに固定され、やはりIP41に不適切な信号が供給される事態にはならない。

## [0053]

このように、LSIの動作中に給電の停止が可能な回路部品の出力部と他の回路部品との間に配置されて、給電の停止が可能な回路部品からの信号の伝達を制御する(すなわちその回路部品からの出力電位を固定する)ゲートモジュールを特殊モジュール(首締めブロック)と呼び、このブロックを有する接続を特殊接続と呼ぶ。

# [0054]

また、LSIの動作中に常に給電されている(給電の停止が不可能な)ブロックから出力されたハイレベルの信号が、給電が停止されているブロックのpチャネルMOSトランジスタのドレインあるいはソースに供給される場合、接合方向が順方向となるために、ソースとドレイン間にリーク電流が発生する可能性がある。そこで、常に給電されている(給電の停止が不可能な)ブロックと、給電の停止が可能なブロックのpチャネルMOSトランジスタのドレインあるいはソースの間に、ゲートモジュール(例えばバッファ)を介在させて、ゲート電圧に従ってドレイン電流が正確に制御されるようにしてもよい。このような目的で配置

されるゲートモジュールも特殊モジュールと呼ぶ。

[0055]

図13に示すように、LSIの動作中に給電の停止が可能なブロックBL1に 分岐モジュール42が存在し、LSIの動作中に常に給電されている(給電の停止が不可能な)ブロックBL2にセレクタモジュールSL5が存在する場合には、このような特殊接続は、分岐モジュール42の分岐線とセレクタモジュールSL5の中間に位置するように配置する。

[0056]

上述のように、各回路部品(例えばIP)への給電の停止が可能か否かを記述した一覧表をステップST1で設計者が完成させている。ステップST2の一覧表の読み込みでは、解析部11は、一つの一覧表全体を表すIPオブジェクトに、各回路部品への給電の停止が可能か否かを示す情報を保持しておく。この情報に基づいて、常に給電されている(給電の停止が不可能な)ブロックと、給電の停止が可能なブロックの境界BDを横切る接続線には、特殊モジュールを挿入することになる。またその場合、給電が停止されるとローレベルまたはハイレベルになる制御パスCP上の信号もIPオブジェクトに記憶しておき、ステップST6の特殊接続の挿入では、この信号と各信号の論理積または論理和を生成するゲートモジュールを選定し、このゲートモジュールに関する記述を生成して保持する。

[0057]

実際の記述では、特殊モジュールとしてANDゲートモジュールを指定するには、記述生成部12は例えば以下のような固定モジュールのインスタンス呼出文を記述する。

AND NO1(.A(分岐モジュールの通常パスNP1のノードの指定),.B(制御パスC P上の信号名の指定),.Y(セレクタモジュールSL5の入力部に接続された通常 パスNP2のノードの指定));

ここでAND NO1とはゲートモジュールの呼び名の例であり、ゲートモジュールの呼び名はこの表記に限らず設計者が任意に決定できる。

特殊モジュールとしてORゲートモジュールを指定するには、記述生成部12



は以下のような固定モジュールのインスタンス呼出文を記述する。

OR NO2(.A(分岐モジュールの通常パスN P 1 のノードの指定),.B(制御パスC P上の信号名の指定),.Y(セレクタモジュール S L 5 の入力部に接続された通常パスN P 2 のノードの指定));

ここでOR NO2とはゲートモジュールの呼び名の例であり、ゲートモジュールの呼び名はこの表記に限らず設計者が任意に決定できる。

[0058]

LSIの動作中に常に給電されている(給電の停止が不可能な)ブロック同士、または同じタイミングで給電が開始および停止されるブロック同士の接続では、かかる特殊モジュールは必要ない。しかしながら、二つのブロックの境界BDを横切る接続線に必ず特殊モジュールを設けるようにルール付けした場合には、本質的に必要でなくても形式的に特殊モジュールを設ける必要がある。そのような場合には、形式的に設けられた特殊モジュールに単にバッファまたは接続線を設ければよい。記述生成部12は、特殊モジュールとして、バッファのみを配置した定義文を生成するか、単純な接続定義文を生成する。

[0059]

ステップST7(図2)の各IP接続の設定では、記述生成部12は、解析部 11の解析結果に基づいて、LSI内の複数のIPに関する接続条件とこれらの 接続条件に応じた各IPの接続に関する記述をHDLで生成する。従って、この 実施の形態では、ピン(パッドまたは入出力セル)とIPとの間の接続を記述す ることができるだけでなく、ステップST7により複数のIPの間の接続を記述 することが可能である。

[0060]

従って、図14に示すように、全体のLSI内の複数の回路部品(ピンおよび IP)に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを 記述したトップ階層の一覧表と、各IP内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の複数の一覧表とをステップST1で設計者が完成させていることが、各IP接続の設定の前提条件である。ステップST2の一覧表の読み込みでは、解析部11は、各ピンに

対応するピンオブジェクトに加えて、トップ階層の一覧表(LSI全体)を表す IPオブジェクトと、下位階層の一覧表(各IP)を表す複数のIPオブジェクトを保持しておく。ステップST3~ST6では、上記と同様に、オブジェクトで使用されたメソッドとしてのモジュールまたは信号の記述を追加または変更する。そして、ステップST7で、各IPの接続に関する記述を生成して保持する

# [0061]

図3のように一枚の一覧表しか設計者が準備しない場合には、IPとパッドの接続のみしか一覧表に記述できなかったため、複数のIP同士の接続をHDLで記述できないが、各IP内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の複数の一覧表を準備して、これらの一覧表に基づいてIP間の接続をHDLで記述することが可能である。これらの一覧表の作成において、内部部品の接続が成立する条件を統一的な規則に従って表記しておけば、この自動回路設計装置でステップST4で作成する多数のセレクタモジュールの制御信号を生成する制御信号生成モジュール(エンコーダモジュール)を共通に作成できる。すなわち、制御信号生成モジュールの個数を最小限にすることが可能である。

#### [0062]

図15は、複数の一覧表に基づいて各IP接続の設定を経て自動設計されうるトップ階層回路を示す回路図である。図15に示すように、ピンPA~PFがセレクタモジュールSL1~SL6を介してIPA,Bに接続されているだけでなく、IPBの出力ピンがセレクタモジュールSL2を介してIPAの入力ピンに接続され、IPAの出力ピンがセレクタモジュールSL3,SL4を介してIPBの入力ピンに接続されている。このようにIP間の接続も存在するかなり複雑な回路を自動設計することができる。複数のセレクタモジュールSL1~SL6の全てまたはいずれかは、共通の制御信号生成モジュールによって制御できるように制御信号生成モジュールを設計することができる。

# [0063]

最後の工程としてステップST8(図2)のHDLによる回路記述出力では、

今までのセレクタモジュールの挿入、分岐モジュールの挿入、特殊モジュールの挿入、および各IPの接続の各工程で保持(登録)された記述を、回路言語記述の文法に則って出力する。具体的には、設計対象のLSI全体で使用される各モジュールを定義し、各モジュール定義の中で各IPおよびピン(パッドまたは入出力セル)の接続を示したインスタンス定義を記述する。また、登録された分岐モジュール、セレクタモジュール、特殊モジュールのインスタンス定義を対象LSI全体のモジュール定義の中で行う。その後、対象LSI全体のモジュール定義をクローズし、セレクタモジュールのモジュール定義を付加する。さらに、制御信号生成モジュール(エンコーダモジュール)のモジュール定義を付加する。このようにして設計対象のLSI全体に関するHDL(RTL)による記述が出力され、RTLのファイルが作成される。

[0064]

さらに、一覧表を利用して、論理合成ツールに適用する合成スクリプトを自動生成し、これらの合成スクリプトを用いて論理合成を行うようにプログラミングしてもよい。ステップST8で出力されたLSI全体に関するRTLによる回路記述は論理合成することができ、これによりネットリストの論理回路が自動的に生成される。合成スクリプトは、RTLによる回路記述をネットリストに論理合成するための設計制約条件または規則をスクリプト言語で記述した簡単なプログラムである。

[0065]

プロセッサ1は、一覧表から論理合成するための合成条件または規則を抽出し、これらの合成条件または規則から合成スクリプトを作成することができる。この合成スクリプトを論理合成ツールに読み込ますだけで、論理合成ができるようになる。上述のように接続条件によって各回路部品の接続関係が異なるために、複数の論理回路を作成する必要があり、このため複数の合成スクリプトが必要である。RTLに指定するインスタンス文が多量にある場合に、多数の合成スクリプトを作成するのは手間がかかるが、自動的に合成スクリプトを生成することによって合成効率を高めることが可能である。

[0066]

さらに一覧表を利用して、LSI内の各回路部品の接続を検証するためのテストパターンを作成し、これらのテストパターンを用いて接続を検証するようにプログラミングしてもよい。各テストパターンは、各IPの出力ノードに強制的かつ仮想的に印加され、その出力ノードの接続先の入力ノードから同じテストパターンが読み取られれば、接続が確認されたことになる。

[0067]

プロセッサ1は、一覧表から接続確認のためのテストパターンを自動生成できる。テストパターンは簡単ではあるが記述量が多く生成するためにかなりの手間がかかるが、自動的にテストパターンを生成することによって検証効率を高めることが可能である。ここで行う検証は、HDLによる回路記述に対して行う検証でもよいし、合成されたネットリストに対して行う検証でもよい。

[0068]

以上のように、この実施の形態1によれば、プログラムによって動作する自動回路設計装置が、LSI内の複数の回路部品に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した一覧表を解析する解析部11と、解析部11の解析結果に基づいて、HDLによるLSIの記述を生成する記述生成部12とを備えるので、複数の回路部品を接続した集積回路の自動設計を容易にし、HDLによる回路記述の作成にかかる手間と時間を短縮することができるという効果がある。設計者が作成する一覧表は、HDLの文法に関する知識や回路に関する部品配置のノウハウを必要とせず、設計者は、接続が成立する条件とその条件に応じた接続関係のみを一覧表に規定すればよい。設計者は一覧表を単純なフォーマットに従って埋めていくだけでよい。また、一覧表のフォーマットは至って簡単であるため、HDLに比べて習得が容易であり、特別な技術を有さない設計者でも作成が可能となる。

[0069]

このような一覧表に基づいた回路設計は、複数のモジュールを接続する回路に おいて有効なので、トップ階層回路の設計だけでなく、比較的上位階層の接続設 計に便利である。

[0070]

特に、この実施の形態1では、解析部11の解析結果に基づいて、記述生成部12は、接続条件に応じた各回路部品の接続関係を実現するのに適切なセレクタモジュールを選定し、LSIの記述にセレクタモジュールに関する情報を付加するので、接続条件に応じてセレクタモジュールを設計者自身が選定する必要がなく、特別な技術を有さない設計者でもHDLによる回路設計が可能である。

[0071]

また、この実施の形態1では、解析部11の解析結果に基づいて、記述生成部12は、セレクタモジュールを制御する制御信号を生成するのに適切な制御信号 生成モジュールに関する情報をLSIの記述に付加するので、接続条件に応じて 制御信号生成モジュール(エンコーダモジュール)を設計者自身が選定する必要 がなく、特別な技術を有さない設計者でもHDLによる回路設計が可能である。

[0072]

さらに、この実施の形態1では、LSIを通常使用する通常使用モードとLSIを副次的に使用する複数の副次的モードのそれぞれを接続条件とした一覧表を解析部11が解析し、解析部11の解析結果に基づいて、記述生成部12は、通常使用モードで接続される複数の回路部品の間に介在する第1のセレクタモジュールSL3を選定し、複数の副次的モードでの各回路部品の接続関係を実現するのに適切な第2のセレクタモジュールSL4を選定し、第2のセレクタモジュールSL4の出力部が第1のセレクタモジュールSL3の入力部に接続されるように、記述生成部12がLSIの記述に第1のセレクタモジュールSL3と第2のセレクタモジュールSL4に関する情報を付加するようにした。従って、設計されたLSIにおいては、一つの通常パスNPと複数のテストパスTPが設けられても、第1のセレクタモジュールSL3は、通常パスNPとテストパス群の二つの選択肢しか持たないので、その内部構成(例えば内部ゲートの個数や配線パターン)はセレクタのうち最も簡単である。このため通常使用モードでは、高い処理速度と、低い電力消費を達成することが可能である。

[0073]

さらに、この実施の形態1では、LSIを通常使用する通常使用モードとLS Iを副次的に使用する副次的モードのそれぞれを接続条件とした一覧表を解析部 11が解析し、解析部11の解析結果に基づいて、副次的モードで接続される複数の回路部品の間に副次的モードで信号を有効に伝達するゲートモジュール34を記述生成部12が選定し、記述生成部12がLSIの記述にゲートモジュール34に関する情報を付加する。従って、通常使用モードではゲートモジュール34の出力部の電位はローレベルに固定され、電力消費が抑えられる。

[0074]

さらに、この実施の形態1では、接続条件と接続関係に加えて、各回路部品への給電の停止が可能か否かを記述したデータ集合を解析部11が解析し、解析部11の解析結果に基づいて、給電の停止が可能な回路部品と他の回路部品との間に配置されて、これらの回路部品の間の信号の伝達を制御するゲートモジュール44を記述生成部12が選定し、記述生成部12がLSIの記述にゲートモジュール44に関する情報を付加する。従って、給電の停止が可能な回路部品への給電停止後に、ゲートモジュール44の出力部の電位はローレベルまたはハイレベルに固定され、不適切な信号が供給される事態を避けることが可能である。

[0075]

さらに、この実施の形態1では、LSI内の複数の回路部品に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した上位階層の一覧表と、各回路部品内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の複数の一覧表を解析部11が解析し、解析部11の解析結果に基づいて、記述生成部12は、LSI全体および各回路部品に関する総合的な記述を一度に生成する。従って、これらの一覧表に基づいてIP間の接続も存在するかなり複雑な回路をHDLで自動設計することが可能である。

[0076]

#### 【実施例】

全体のLSI内の接続関係を記述したトップ階層の一覧表と、各IP内の接続関係を記述した下位階層の複数の一覧表とを作成し、実際にHDLによるLSIの記述を生成した。

図16はトップ階層の一覧表であり、図17は設計したトップ階層回路の通常

(#)

使用モードでの回路図であり、図18~図20はそれぞれトップ階層回路内のIPA~Cの一覧表である。図17に矩形の箱として示すように、トップ階層回路内には三つのIPA~Cが存在する。

# [0077]

トップ階層回路の接続を示した図16の左端の列にはLSIの端子である入出 カバッファのピンA〜H,T1,T2の名前が記入されている。ピンA,E,D ,T1,T2は入力バッファの出力ピンでありその出力信号名がYであり、ピン Hは出力バッファの入力ピンでありその入力信号名がAであり、他のピンB,C ,F,Gは双方向ピンでありその入力または出力信号名がA,Y,C,IEであ ることが記入されている。

## [0078]

LSIの動作モード(接続条件)は5通りある。すなわち通常モード(通常使用モード)と各IPA~Cの切り出しモード(各IPA~Cを個別に試験するテストモード)であるが、IPCに関しては2通りの切り出しモードがある。一覧表中の各モードの名前の下には、そのモードの成立条件が記入されている。ここでは、パッドのピンT1,T2,Cの信号内容によってモードが設定されること表されている。例えば、ピンT1,T2上の信号が0なら通常モードであり、全てのピンT1,T2,Cの信号が1ならC切り出しモード2である。

#### [0079]

図16では、各モードにおいて、ピンA〜H, T1, T2が、どのIPの入力 ピンまたは出力ピンとしてのどのピンに接続されるかが記されている。一覧表中 のIPの列はIPを識別し、PIN(IP)の列はIP内のピンを識別し、IO の列は入力ピン(I)か出力ピン(O)かを識別する。例えば、図16に示すよ うに、通常モードで、ピンAはIPAの入力ピンとしてのピンbに接続され、ピ ンBはIPAの入力ピンとしてのピンaに接続される。

#### [0080]

図18~図20では、それぞれIPA~C内のピン名と各モードでのピンの接続先が記入されており、図16と同様に各モードとモードの成立条件が記入されている。モードの記載事項に関しては全ての一覧表で統一されている。

# [0081]

図18~図20の左端の列にはIPA~C内のピン名が記入され、次の列には各ピンが入力ピン(I)か出力ピン(O)か記入される。図18~図20では、各モードにおいて、各ピンが、どのIP(またはパッド)の入力ピンまたは出力ピンとしてどのピンに接続されるかが記されている。一覧表中のIPの列はIPまたはパッドを識別し、PIN(IP)の列はIPまたはパッド内のピンを識別し、IOの列は入力ピン(I)か出力ピン(O)かを識別する。

## [0.082]

これらの一覧表相互において、接続関係には矛盾がないように記入される。例えば、図16では、通常モードでピンAはIPAの入力ピンとしてのピンbに接続されることが示されているが、図18では、通常モードでIPAのピンbは、入力ピンとしてのパッドのピンAに接続されることが示されている。

## [0083]

また、各一覧表には、トップ階層回路またはIPが接続される電源の種類と特性が示されている。図16および図20に示すように、トップ階層回路およびIPCの電源はAであり、これはLSIの動作中は常にオンである。図18および図19に示すように、IPA,Bの電源はBであり、これはオンにもオフにもなりうる。従って、IPCはLSIの動作中は常に給電されるが、IPA,BはLSIの動作中に給電の停止が可能である。

#### [0084]

これらの一覧表は、プログラムによって読み込まれ(図2のステップST2、ステップST7)、一覧表の各行の接続情報が、各ピンの接続先を格納したピンオブジェクトと、各一覧表ごとに設定され、ピンオブジェクトのデータを含むIPオブジェクトに格納される。ピンオブジェクトでは、各一覧表の左端のピンとその接続先を結ぶ信号線が指定されて登録される。また、各一覧表全体を表すIPオブジェクトに、各IPへの給電の停止が可能か否かを示す情報を保持しておく。

#### [0085]

最初に各モードの成立条件(接続条件)が評価される(図2のステップST3

(\*)

)。このLSIの場合は、パッドの3本のピンT1, T2, Cの信号内容の組合 せによってモードが決定される。一覧表に記載されたモードの成立条件(接続条件)に基づいて、例えば以下のようにモードが記述される。

function MODESE begin

input [2:0] in;
output [4:0] mode;
casex (in) begin
 3'b00x: mode = 5'b00001;
 3'b01x: mode = 5'b00010;
 3'b10x: mode = 5'b00100;
 3'b111: mode = 5'b10000;

end

end

assign {LSI\_MODE\_04, LSI\_MODE\_03, LSI\_MODE\_02, LSI\_MODE\_01, LSI\_MOD
E\_00} = MODESE({PAD\_T1\_X, PAD\_T2\_Y, PAD\_C\_Y});

[0086]

これにより、パッドのピンT 1 からの信号PAD\_T1\_X、ピンT 2 からの信号PAD\_T2\_Y、ピンCからの信号PAD\_C\_Yの組み合わせ[00x, 01x, 10x, 110, 111](各一覧表参照)により、動作モードLSI\_MODE\_00からLSI\_MODE\_04が決定される。動作モードLSI\_MODE\_00は通常モード、動作モードLSI\_MODE\_04はC切り出しモード2である。

[0087]

その後、プロセッサ1は、各出力ピンについては、その出力ピンに対する接続 先を調査して、接続認識配列を生成し、これに基づいて分岐モジュールを作成す る(図2のステップST5)。また各入力ピンについては、その入力ピンに対す る接続先を調査して、接続認識配列を生成し、これに基づいてセレクタモジュー ルを生成する(図2のステップST4)。

[0088]

(\*)

例えば、図16のピンAは、入力バッファの出力ピンなので出力信号 Y が各 I Pに入力される。ピンAは、通常モードおよびA切り出しテストモードでも I P Aのピント に接続されるが、B切り出しモードでは I P Bのピンaに接続され、 C切り出しモードでは I P Cのピンaに接続される。従って、ピンAの接続先を表す 1, 1, 2, 3, 3という接続認識配列が形成され、接続数は 3となる。接続認識配列中の1は I P A のピント、2は I P B のピンa、3は I P C のピンaを表す。接続数が 3 なので、分岐モジュールが形成され、各分岐モジュールの出力ノードが定義される。例えばピンAから I P A に向かう通常パスのノード名は P A D A N, ピンAから I P B と I P C に向かうテストパスのノード名は、P A D A N, ピンAから I P B と I P C に向かうテストパスのノード名は、P A D A N と定義される。ピンAの出力信号 Y は P A D A Y と定義されるトックされる。

[0089]

この情報は、HDLによる回路記述出力(図2のステップST8)で例えば以下のようなインスタンス呼出文として出力される。

TKM TO1(.A(PAD\_A\_Y).,B(LSI\_MODE\_OO\_B),.N(PAD\_A\_N),,T(PAD\_A\_M));

ここでTKM T01とはゲートモジュールの呼び名の例であり、ゲートモジュールの呼び名はこの表記に限らず設計者が任意に決定できる。その後のかっこ内の配列は、(.A(IPの出力ピンの出力信号名の指定),.B(通常モードでローレベルになる信号名の指定),.N(通常パスノードの指定),.T(テストパスノードの指定))である。例えば、LSI\_MODE\_00\_Bは通常モード時にローレベル、それ以外でハイレベルとなる信号であり、エンコーダモジュール(ゲート制御モジュール)の挿入時に生成され定義される。

[0090]

一方、図20に記されたIPCのピンPCAのように、出力ピンでありながらも、接続先が全ての条件で同じ場合(例えばMODEモジュールのピンAtoCに接続されるような場合)、接続数は1であり、接続認識配列が1,1,1,1,1となる。この場合には、分岐モジュールは生成されず、分岐モジュールの入るべきところには接続を示す記述、あるいは単なるバッファのみを示す文が挿入される。単なるバッファの場合は以下のように記述される。

TKB T13(.A(C\_PCA\_0),.Y(C\_PCA\_N));

ここでTKB T13とはバッファモジュールの呼び名の例であり、バッファモジュールの呼び名はこの表記に限らず設計者が任意に決定できる。その後のかっこ内の配列は、(.A(バッファの入力信号線の指定),.Y(バッファの出力信号線の指定))である。つまり、MODEモジュールに向かう信号線は、C\_PCA\_Nと定義され、記憶される。

# [0091]

入力ピンについては、複数の接続先がある場合には、セレクタモジュールが挿入される(図2のステップST4)。この場合もまず接続認識配列が作成され、その接続認識配列に沿ったセレクタモジュールが生成される。

# [0092]

例えば、図16のピンHは、出力バッファの入力ピンなので、セレクタモジュ ールが生成される。ピンHは、通常モードではIPCのピンeに接続され、A切 り出しモードではIPAのピンfに接続され、B切り出しモードではIPBのピ ンfに接続され、C切り出しモードでは、通常モードと同じようにIPCのピン eに接続される。この場合、接続認識配列は1,2,3,1,1となる。接続認 識配列中の1はIPCのピンe、2はIPAのピンf、3はIPBのピンfを表 す。接続数が3なので、通常パスとテストパスを分ける第1のセレクタモジュー ルと、テストパス同士を分ける第2のセレクタモジュールが生成される。第1の セレクタモジュールの通常パスが接続される入力端子をNとすると、入力端子Nに は、接続先の分岐モジュールの生成のときに通常パスとして生成されているはず であるC e Nという信号線が通常パスとして接続されるように登録される。また 、第2のセレクタモジュールの一方のテストパスが接続される入力端子には、A 切り出しモードでの接続先であるA f Mという信号線がテストパスとして接続さ れるように登録される。信号線A f Mは、IPAの一覧表である図18のIPA のピン f の接続先として分岐モジュールが生成されたときに定義されているはず である。さらに、第2のセレクタモジュールのもう一方のテストパスが接続され る入力端子には、B切り出しモードでの接続先であるB f Mという信号線がテス トパスとして接続されるように登録される。信号線B\_f\_Mは、IPBの一覧表で ある図19のIPBのピンfの接続先として分岐モジュールが生成されたときに

定義されているはずである。

[0093]

さらに、セレクタモジュールを制御するために、前述したモード条件(接続条件)の成立信号に応じて、エンコーダモジュールからセレクタモジュール制御信号が各セレクタモジュールに入力されるように設定する。セレクタモジュール制御信号を入力するためのエンコーダモジュールの設定では、接続認識配列(例えば1,2,3,1,1)に基づいて、通常モードの接続先が1ならば、図9の信号線BA上の信号Aが通常パスを選択するように、図9の信号線BB上の信号Bがいずれかのパスを選択するようにし、接続先が2なら信号線BA上の信号Aがテストパス、信号線BB上の信号Bがテストパス1を進択するようにし、接続先3なら、信号線BA上の信号Aがテストパス、信号線BB上の信号Bがテストパス2を選択するように設定する。このエンコーダモジュールは、HDL記述の時には、各モード条件の成立信号を条件としたif文の条件分岐式で例えば次のように定義されることになる。

[0094]

if (P0==1'b1) begin

A=1'b0; //接続先が1の場合のセレクタモジュール制御信号パターン

B=1'b0;

end

else if (P1==1'b1) begin

A=1'b1; //接続先が2の場合のセレクタモジュール制御信号パターン

B=1'b0;

end

else if (P2==1'b1) begin

A=1'b1; //接続先が3の場合のセレクタモジュール制御信号パターン

B=1'b1;

end

else if (P3==1'b1) begin

A=1'b0; //接続先が1の場合のセレクタモジュール制御信号パターン

B=1'b0;

end

(-)

else if (P4==1'b1) begin

A=1'b0; //接続先が1の場合のセレクタモジュール制御信号パターン

B=1'b0;

end

[0095]

ここで、// はコメント開始記号であり、コメント開始記号から行末まではコメントである。P0からP4の信号は、モード条件成立信号(LSI\_MODE\_00からLSI\_M ODE\_04)が入力されるピンのモジュール内部信号名である。上記の条件分岐式によれば、異なるモード条件成立信号について、複数のテストパスが同時に有効になることはない。

[0096]

また、二つのセレクタモジュール(第1および第2のセレクタモジュール)は 、例えば以下のようなモジュールのインスタンス呼出文として定義される。

TSEL2TO1(.A(C\_e\_N),.B(SST),.S(A),.Y(PAD\_H\_A)); //通常パスとテストパスTSEL2GO1(.A(A\_f\_M),.B(B\_f\_M),.S(B),.Y(SST)); //テストパス1とテストパス2

ここで、TSEL2は二つのセレクタモジュールの組み合わせのモジュールのモジュール名であり、T01は第1のセレクタモジュール、G01は第2のセレクタモジュールである。かっこ内のA,Bはセレクタモジュールへの入力信号を示し、Sはセレクタモジュール制御信号を示し、Yはセレクタモジュールの出力信号を示す。SSTは、第2のセレクタモジュールG01から出力され、第1のセレクタモジュールT01へ入力される信号である。

[0097]

セレクタモジュールは、複数の接続先がある入力ピンについて必要となるのであり、接続認識配列が数字1のみから構成される(接続数が1)入力ピンには、 セレクタモジュールが挿入されず、接続を示す定義のみのモジュールか、あるい はバッファのみのモジュールがセレクタモジュールの位置に挿入される。例えば 、図20のピンtestのように入力ピンでありながらも、接続先が全ての条件で同じ場合(例えばMODEモジュールのピンCTに接続されるような場合)、接続数は1であり、接続認識配列が1,1,1,1となる。この場合には、セレクタモジュールは生成されず、セレクタモジュールの入るべきところには接続を示す記述、あるいは単なるバッファのみを示す文が挿入される。接続を示す記述は例えば以下の通りである。

[0098]

CONNEO1 TO2(.A(MODE\_cT\_N),.Y(C\_test\_I));

ここでCONNEO1は接続のみを示すモジュールであり、かっこ内のA,Yは互いに接続されるピンを示す。

[0099]

各セレクタモジュールの内部回路は、接続先の個数に応じて一意に決定される。従って、設計されるLSIで使用されるセレクタモジュールの種類は、設計されるLSIにありうる接続数の種類の分だけ存在することになる。各セレクタモジュールが登録されるときに接続先の個数が調べられ、新規な個数であれば(調べられた個数が既に使用されたセレクタモジュールの接続先の個数のどれにも一致しなければ)、新規な種類のセレクタモジュールの定義を記述して、これを登録する。過去に接続先の個数が同じセレクタモジュールの定義が登録されていれば、セレクタモジュールの種類の定義はしないようにして、重複した定義をさけ、インスタンス呼出文のみを生成して登録する。

[0100]

また、複数のセレクタモジュールの組合せからなるモジュール全体の構成は、接続認識配列の種類に応じて異なる。同じIPの複数の入力ピン同士のように、接続認識配列が同じ複数の入力ピンは存在しうる。従って、接続認識配列を登録しておき、過去に同じ接続認識配列をもつモジュールが定義されていれば、重複を避けるために、モジュール定義をせず、インスタンス呼出文のみ定義するとよい。新規の接続認識配列の場合は、モジュール定義を記述してこれを登録する。

[0101]

上述のように各一覧表には、トップ階層回路またはIPが接続される電源の種

類と特性が示されている。LSIの動作中は常に給電されているブロックと、給電の停止が可能なブロックが接続される場合、特殊モジュールが挿入される(図2のステップST6)。これは給電の停止が可能なブロックの電源がオフしてそのブロックの出力が中間電位になる場合に、常に給電されているブロックのゲートが中間電位のリーク電流を流す可能性を排除するためである。このため、ブロックの相互の間にANDゲートモジュールを挿入し、給電の停止が可能なブロックの給電が停止になった場合、このANDゲートモジュールの一方の入力部にローレベルの信号を入れて、このブロックの出力電位をローレベルに固定する。

[0102]

図16および図20に示すように、トップ階層回路およびIPCの電源はAであり、これはLSIの動作中は常にオンである。図18および図19に示すように、IPA、Bの電源はBであり、これはオンにもオフにもなりうる。従って、IPAの出力ピンと他のIPまたはパッドとの間には特殊モジュールが挿入され、IPBの出力ピンと他のIPまたはパッドとの間にも特殊モジュールが挿入される。他のIPまたは入力パッドの出力ピンには、特殊モジュールは挿入されず、接続を示す記述、あるいは単なるバッファのみを示す文が挿入される。特殊モジュールとしてのゲートモジュールは上述の通りインスタンス呼出文で記述される。

[0103]

最後の工程としてステップST8(図2)のHDLによる回路記述出力では、 今までの各工程で保持(登録)された記述をRTLの文法に則って出力した。さらに、上記の通り、合成スクリプトを自動生成し、これらの合成スクリプトを用いて論理合成した。また、上記の通り、合成されたネットリストに対して、接続を検証するためのテストパターンを作成し、自動検証を行った。

[0104]

以下は、生成されたトップ階層回路を表すRTL記述である。 module TOP (A,D,E,T1,T2,

H,J,

B,C,F,G);

```
input
             A,D,E,T1,T2;
    output
              H,J;
    inout
              B, C, F, G;
    wire
                     PAD_A_Y,PAD_A_M,PAD_A_N,PAD_B_A,PAD_B_Y,PAD_B_M,PAD_
B_C,
        PAD_B_IE, PAD_C_A, PAD_C_Y, PAD_C_M, PAD_C_N, PAD_C_C, PAD_C_IE,
        PAD_D_Y,PAD_D_M,PAD_D_N,PAD_E_Y,PAD_E_M,PAD_E_N,PAD_F_A,
        PAD_F_Y,PAD_F_M,PAD_F_C,PAD_F_IE,PAD_G_A,PAD_G_Y,PAD_G_M,
        PAD_G_N, PAD_G_C, PAD_G_IE, PAD_J_A, PAD_J_C, PAD_H_A, PAD_T1_Y,
        PAD_T1_M, PAD_T2_Y, PAD_T2_M,
        MODE_t1_I,MODE_t2_I,MODE_cT_0,MODE_subT_I,
        A_a_I, A_b_I, A_c_I, A_d_0, A_d_M, A_d_N, A_e_0, A_e_M, A_e_N,
        A_f_0, A_f_M, A_f_N, A_g_I, A_FCL_0, A_FCL_M, A_JA_0, A_JA_M,
        A_JC_0, A_JC_M, A_h_I
        B_e_0, B_e_M, B_d_0, B_d_M, B_a_I, B_b_I, B_c_I, B_f_0, B_f_M,
        B_f_N
        C_dI,C_cI,C_e_0,C_e_M,C_a_I,C_b_0,C_b_M,C_b_N,C_f_I,
        C_g_0, C_g_M, C_g_N, C_{test_I}, C_{PCA_0}, C_{PCA_M}, C_{PCB_0},
        C_PCB_M,
        LSI TEST MODEOO, LSI TEST MODEO1, LSI TEST MODEO2, LSI_TEST_MODEO3,
        LSI.TEST MODE04,
        L_L_L,H_H_H,LSI_TEST_MODE00_B;
    assign L L L = 1'b0;
    assign H H H = 1'b1;
                  BUF_A (.Y(PAD_A_Y),.PAD(A));
    ICIUD1011
    BCTNEUC204SA21
                       BUF_B (.IE(PAD_B_IE),.Y(PAD_B_Y),.A(PAD_B_A),.C(PA
```

```
D_B_C),.PAD(B));
                      BUF_C (.IE(PAD_C_IE),.Y(PAD_C_Y),.A(PAD_C_A),.C(PA
    BCTNEUC204SA21
D_C_C),.PAD(C));
    ICN21
             BUF_D (.Y(PAD_D_Y), .PAD(D));
    ICN21
             BUF_E (.Y(PAD_E_Y),.PAD(E));
                      BUF_F (.IE(PAD_F_IE),.Y(PAD_F_Y),.A(PAD_F_A),.C(PA
    BCTNEDC204SA21
D_F_C),.PAD(F));
                      BUF_G (.IE(PAD_G_IE),.Y(PAD_G_Y),.A(PAD_G_A),.C(PA
    BCTNEDC204SA21
D G C), PAD(G);
    OCN2SA21
                BUF_H (.A(PAD_H_A),.PAD(H));
    OCN2SA21
                BUF_J (.A(PAD_J_A),.C(PAD_J_C),.PAD(J));
             BUF_T1 (.Y(PAD_T1_Y),.PAD(T1));
    ICN21
    ICN21
             BUF_T2 (.Y(PAD_T2_Y),.PAD(T2));
                    ULTDEC (.t1(MODE_t1_I),.t2(MODE_t2_I),.subT(MODE_sub
    LSI TEST DEC
T_I),
        .MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO2
),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO4),.MOB(LSI_TEST_MODEOO_B),.c
T(MODE_cT_0);
    SELECTOROOO UTSOOOO (.Y(PAD_B_A),.AOO(L L_L),.AO1(C b_N),.MOO(LSI_TE
ST MODEOO),.MO1(LSI TEST MODEO1),.MO2(LSI TEST MODEO2)
        ,.M03(LSI_TEST_MODE03),.M04(LSI_TEST_MODE04));
    SELECTOROOO UTSOOO1 (.Y(PAD B C),.AOO(H H H),.AO1(L L L),.MOO(LSI_TE
ST_MODE00)
        ,.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO
3),.MO4(LSI_TEST_MODEO4)
        );
    SELECTOROOO UTSOOO2 (.Y(PAD_B_IE),.AOO(H_H_H),.AO1(L_L_L),.MOO(LSI_T
EST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO2)
```

```
..MO3(LSI TEST_MODEO3),.MO4(LSI TEST MODEO4));
    SELECTOROO1 UTS0003 (.Y(PAD C A),.A00(L L L),.M00(LSI TEST MODE00),.
MO1(LSI TEST MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTORO02 UTS0004 (.Y(PAD_C_C),.A00(H_H_H),.A01(L_L_L)
        ..MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODEO4));
    SELECTOR002 UTS0005 (.Y(PAD C IE),.A00(H H H),.A01(L L L),.M00(LSI T
EST MODEOO),.MO1(LSI TEST MODEO1)
        ..MO2(LSI TEST MODEO2),.MO3(LSI TEST MODEO3),.MO4(LSI TEST MODEO
4));
    SELECTOROO3 UTS0006 (.Y(PAD F A),.A00(B e M),.A01(A d N)
        ,.A02(C_g_N),.M00(LSI_TEST_MODE00),.M01(LSI_TEST_MODE01),.M02(LS
I_TEST_MODE02),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODEO4));
    SELECTORO04 UTS0007 (.Y(PAD F C),.A00(A FCL M),.A01(L L L),.M00(LSI
TEST_MODE00),.M01(LSI_TEST_MODE01)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTORO04 UTS0008 (.Y(PAD_F_IE),.A00(A_FCL_M),.A01(L_L_L)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODEO4));
    SELECTOROO3 UTSO009 (.Y(PAD_G_A),.A00(B_d_M),.A01(A_e_N),.A02(L_L_L)
,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ,.MO2(LSI TEST MODEO2),.MO3(LSI TEST MODEO3),.MO4(LSI TEST MODEO
4));
```

```
SELECTOROOO UTSOO10 (.Y(PAD_G_C),.AOO(L_L_L),.AO1(H_H_H)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODEO4));
    SELECTORO00 UTS0011 (.Y(PAD_G_IE),.A00(L_L_L),.A01(H_H_H),.M00(LSI_T
EST_MODE00),.M01(LSI_TEST_MODE01)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTORO04 UTS0012 (.Y(PAD_J_A),.A00(A_JA_M),.A01(L_L_L)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODEO4));
    SELECTORO04 UTS0013 (.Y(PAD_J_C),.A00(A_JC_M),.A01(L_L_L),.M00(LSI_T
EST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTOROO5 UTSO014 (.Y(PAD_H_A),.A00(C_e_M),.A01(A_f_N)
        ,.A02(B_f_N),.M00(LSI\_TEST\_MODE00),.M01(LSI\_TEST\_MODE01),.M02(LSI_TEST\_MODE01)
I_TEST_MODE02),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODEO4));
    NKOutDum UKBOOO (.A(PAD A Y),.Y(PAD A M),.H(PAD A N),.TONC(LSI_TEST_
MODEOO_B));
    KOutDum UKB001 (.A(PAD_B_Y),.Y(PAD_B_M));
    NKOutDum UKB002 (.A(PAD_C_Y),.Y(PAD_C_M),.H(PAD_C_N),.TONC(LSI_TEST_
MODEOO_B));
    NKOutDum UKBOO3 (.A(PAD_D_Y),.Y(PAD_D_M),.H(PAD_D_N),.TONC(LSI_TEST_
MODEOO_B));
    NKOutDum UKBO04 (.A(PAD_E_Y),.Y(PAD_E_M),.H(PAD_E_N),.TONC(LSI_TEST_
```

MODEOO\_B));

```
KOutDum UKB005 (.A(PAD_F_Y), .Y(PAD_F_M));
    NKOutDum UKB006 (.A(PAD_G_Y),.Y(PAD_G_M),.H(PAD_G_N),.TONC(LSI_TEST_
MODEOO_B));
    KOutDum UKB007 (.A(PAD_T1_Y), .Y(PAD_T1_M));
    KOutDum UKB008 (.A(PAD_T2_Y),.Y(PAD_T2_M));
    SELECTOROO1 UTSO015 (.Y(MODE_t1_I),.A00(PAD_T1_M),.M00(LSI_TEST_MODE
00),.M01(LSI_TEST_MODE01),.M02(LSI_TEST_MODE02)
        ,.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO4));
    SELECTOROO1 UTSO016 (.Y(MODE_t2_I),.A00(PAD_T2_M),.M00(LSI_TEST_MODE
00)..MO1(LSI TEST MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTOROOO UTSOO17 (.Y(MODE_subT_I),.AOO(L_L_L),.AO1(PAD_C_N)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODEO4));
    KOutDum UKB009 (.A(MODE_cT_0),.Y(MODE_cT_M));
    SELECTORO02 UTS0018 (.Y(A_a_I),.A00(PAD_B_M),.A01(L_L_L),.M00(LSI_TE)
ST_MODE00),.MO1(LSI_TEST_MODE01)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTOROO2 UTSO019 (.Y(A b I),.A00(PAD A M),.A01(L L L)
        ,.MOO(LSI TEST MODEOO),.MO1(LSI TEST MODEO1),.MO2(LSI_TEST MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODE04));
    SELECTORO02 UTS0020 (.Y(A_c_I),.A00(PAD_C_M),.A01(L_L_L),.M00(LSI_TE)
ST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
```

```
SELECTORO06 UTS0021 (.Y(A g I),.A00(C b M),.A01(PAD D N)
        ,.A02(L_L_L),.M00(LSI_TEST_MODE00),.M01(LSI_TEST_MODE01)..M02(LS
I_TEST_MODE02),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODE04));
    SELECTORO02 UTS0022 (.Y(A_h_I),.A00(PAD_E_M),.A01(L_L_L),.M00(LSI_TE)
ST_MODE00),.M01(LSI_TEST_MODE01)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    NKOutDum UKB010 (.A(A_d_0),.Y(A_d_M),.H(A_d_N),.TONC(LSI\_TEST\_MODE00)
_B));
    NKOutDum UKB011 (.A(A_e_0), .Y(A_e_M), .H(A_e_N), .TONC(LSI_TEST_MODE00)
B));
    NKOutDum UKB012 (.A(A_f_0), .Y(A_f_M), .H(A_f_N), .TONC(LSI_TEST_MODE00)
_B));
    KOutDum UKB013 (.A(A_FCL_0),.Y(A_FCL_M));
    KOutDum UKB014 (.A(A_JA_O),.Y(A_JA_M));
    KOutDum UKB015 (.A(A_JC_O),.Y(A_JC_M));
    SELECTOR007 UTS0023 (.Y(B_a_I),.A00(A_d_M),.A01(L_L_L)
        ,.A02(PAD_A_N),.M00(LSI_TEST_MODE00),.M01(LSI_TEST_MODE01),.M02(
LSI_TEST_MODE02),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODE04));
    SELECTORO07 UTS0024 (.Y(B_b_I),.A00(A_e_M),.A01(L_L_L),.A02(PAD_E_N)
,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ..MO2(LSI TEST MODEO2)..MO3(LSI TEST MODEO3)..MO4(LSI TEST MODEO
4));
    SELECTORO07 UTS0025 (.Y(B_c_I), .A00(C_g_M), .A02(PAD_D_N)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.M03(LSI_TEST_MODE03)
        ,.MO4(LSI_TEST_MODEO4));
```

```
KOutDum UKB016 (.A(B_e_0), Y(B_e_M));
    KOutDum UKB017 (.A(B_d_0), .Y(B_d_M));
    NKOutDum UKB018 (A(B_f_0), Y(B_f_M), H(B_f_N), .TONC(LSI_TEST_MODE00
_B));
    SELECTOROOS UTS0026 (.Y(C_d_I),.A00(PAD_E_M),.A01(L_L_L),.M00(LSI TE
ST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTOROOS UTS0027 (.Y(C_c_I),.A00(PAD_D_M),.A01(L_L_L)
        ..MOO(LSI TEST MODEOO),.MO1(LSI TEST MODEO1),.MO2(LSI TEST MODEO
2),.MO3(LSI_TEST_MODEO3)
        ,.MO4(LSI_TEST_MODE04));
    SELECTOROO9 UTS0028 (.Y(C_a_I),.A00(A_f_M),.A01(H_H_H),.A02(PAD_A_N)
,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1)
        ,.MO2(LSI_TEST_MODEO2),.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO
4));
    SELECTOROO9 UTS0029 (.Y(C_f_I),.A00(B_f_M),.A02(PAD_G_N)
        ,.MOO(LSI_TEST_MODEOO),.MO1(LSI_TEST_MODEO1),.MO2(LSI_TEST_MODEO
2),.MO3(LSI_TEST_MODEO3)
        ..MO4(LSI TEST_MODEO4));
    SELECTOR001 UTS0030 (.Y(C test I),.A00(MODE cT M),.M00(LSI_TEST_MODE
00),.M01(LSI_TEST_MODE01),.M02(LSI_TEST_MODE02)
        ,.MO3(LSI_TEST_MODEO3),.MO4(LSI_TEST_MODEO4));
    KOutDum UKB019 (.A(C_e_0), .Y(C_e_M));
    NKOutDum UKB020 (.A(C_b_0), .Y(C_b_M), .H(C_b_N), .TONC(LSI_TEST_MODE00)
_B));
    NKOutDum UKB021 (.A(C_g_0), .Y(C_g_M), .H(C_g_N), .TONC(LSI_TEST_MODE00)
_B));
    KOutDum UKB022 (.A(C_PCA_O),.Y(C_PCA_M));
```

```
KOutDum UKB023 (.A(C_PCB_0), .Y(C_PCB_M));
    A UTOPM_A(.a(A_a_I),.b(A_b_I),.c(A_c_I),.g(A_g_I),.h(A_h_I),.d(A_d_0)
),
        .e(A_e_0), .f(A_f_0), .FCL(A_FCL_0), .JA(A_JA_0), .JC(A_JC_0);
    B UTOPM_B(.a(B_a_I),.b(B_b_I),.c(B_c_I),.e(B_e_0),.d(B_d_0),.f(B_f_0)
));
    C UTOPM_C(.d(C_d_I),.c(C_c_I),.a(C_a_I),.f(C_f_I),.test(C_test_I),
        .e(C_e_0), .b(C_b_0), .g(C_g_0), .PCA(C_PCA_0), .PCB(C_PCB_0));
    KubiMoto
                UKMOO (.M(LSI_TEST_MODEOO_B),.K(C_PCA_M),.Q(C_PCA_Q),.B(
C_PCA_Q_b);
    KubiMoto
                UKM01 (.M(LSI_TEST_MODEOO_B),.K(C_PCB_M),.Q(C_PCB_Q),.B(
C_PCB_Q_b));
endmodule
module LSI_TEST_DEC (t1,t2,subT,
            M00,M01,M02,M03,M04,M0B,
            cT);
             t1,t2,subT;
    input
    output
              M00,M01,M02,M03,M04,M0B;
    output
              cT;
    wire
             [2:0] MPW;
    wire
             [4:0] MMW;
    assign
              MPW[0] = t1;
    assign
              MPW[1] = t2;
    assign
              MPW[2] = subT;
              MOB = MOO;
    assign
```

```
assign
          MOO = MMW[0];
assign
          MO1 = MMW[1];
          M02 = MMW[2];
assign
assign
          M03 = MMW[3];
          M04 = MMW[4];
assign
function [4:0] MDec;
    input [2:0] GM;
    casex (GM)
        3' bx00:
                    MDec = 5'b00001;
        3' bx10:
                    MDec = 5'b00010;
        3' bx01:
                    MDec = 5'b00100;
        3' b011:
                    MDec = 5'b01000;
        3' b1111:
                    MDec = 5'b10000;
        default:
                     MDec = 5'b00000;
    endcase
endfunction
assign
          MMW = MDec(MPW);
function TestMode00;
    input
              [2:0] GW;
        casex (GW)
            3' bx00:
                        TestMode00 = 1'b0;
            3' bx10:
                        TestMode00 = 1'b0;
            3' bx01:
                        TestMode00 = 1'b0;
            3' b011:
                        TestMode00 = 1'b0;
            3' b111:
                        TestMode00 = 1'b1;
             default:
                         TestMode00 = 1'bx;
```

```
endfunction
    assign cT = TestMode00(MPW);
endmodule
module Selltol (Y,A00,S0);
    input
             A00,S0;
   output
              Υ;
    function sel;
        input
                 A00,WS;
            case (WS)
                0:
                      sel = A00;
              default:
                         sel = 1'b0;
            endcase
    endfunction
    assign Y = sel(A00,S0);
endmodule
module Enc0 (M00,M01,M02,M03,M04,S0,ST);
    input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
    function Encl;
        input
                 M00,M01,M02;
```

endcase

if ( M00 == 1'b1 | M01 == 1'b1 | M02 == 1'b1)

```
Enc1 = 1'b1;
            else
                Enc1 = 1'b0;
    endfunction
    function Enc2;
        input
                 M03,M04;
            if (M03 == 1'b1)
                Enc2 = 1' d0;
            else if (M04 == 1'b1)
                Enc2 = 1'd0;
            else
                Enc2 = 1' d0;
    endfunction
        assign
                 ST = Encl(M00, M01, M02);
               S0 = Enc2(M03,M04);
        assign
endmodule
module SELECTOR000 (Y,A00,A01,M00,M01,M02,M03,M04);
    input
             A00, A01, M00, M01, M02, M03, M04;
              Υ;
    output
    wire
            ST,SS;
      TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(A01));
        Enc0 US3 (.ST(ST),.S0(SS),
            .MOO(MOO),.MO1(MO1),.MO2(MO2),.MO3(MO3),.MO4(MO4));
endmodule
```

```
module SELECTOR001 (Y,A00,M00,M01,M02,M03,M04);
    input
            A00,M00,M01,M02,M03,M04;
   output
             Υ;
       assign Y = A00;
endmodule
module Enc2 (M00,M01,M02,M03,M04,S0,ST);
    input
            M00,M01,M02,M03,M04;
   output
             SO,ST;
   function Encl;
       input
                MOO,MO1;
           if (M00 == 1'b1 | M01 == 1'b1)
               Enc1 = 1'b1;
           else
            Enc1 = 1'b0;
   endfunction
   function Enc2;
        input
                M02,M03,M04;
           if (M02 == 1'b1)
               Enc2 = 1'd0;
           else if (M03 == 1'b1)
               Enc2 = 1'd0;
           else if (M04 == 1'b1)
               Enc2 = 1'd0;
           else
               Enc2 = 1'd0;
```

```
endfunction
```

l

```
assign
                  ST = Encl(M00,M01);
                   S0 = Enc2(M02,M03,M04);
        assign
endmodule
module SELECTOR002 (Y,A00,A01,M00,M01,M02,M03,M04);
    input
             A00, A01, M00, M01, M02, M03, M04;
              Υ;
    output
    wire
            ST,SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(A01));
        Enc2 US3 (.ST(ST),.SO(SS),
             .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Sel2to1 (Y, A00, A01, S0);
    input
             A00, A01, S0;
    output
              Υ;
    function sel;
        input
                 A00,A01,WS;
            case (WS)
                0:
                       sel = A00;
                 1:
                       sel = A01;
              default:
                           sel = 1'b0;
            endcase
    endfunction
```

```
assign Y = sel(A00, A01, S0);
endmodule
module Enc3 (M00,M01,M02,M03,M04,S0,ST);
    input
            M00,M01,M02,M03,M04;
             SO,ST;
   output
   function Encl;
       input M00,M02;
            if ( M00 == 1'b1 | M02 == 1'b1)
            Enc1 = 1'b1;
            else
               Enc1 = 1'b0;
   endfunction
   function Enc2;
        input
              M01,M03,M04;
            if (M01 == 1'b1)
               Enc2 = 1'd0;
           else if (M03 == 1'b1)
               Enc2 = 1' d1;
           else if (M04 == 1'b1)
               Enc2 = 1' d1;
            else
               Enc2 = 1'd0;
   endfunction
       assign
                 ST = Encl(M00,M02);
```

```
assign
                  S0 = Enc2(M01, M03, M04);
endmodule
module SELECTOR003 (Y,A00,A01,A02,M00,M01,M02,M03,M04);
    input
             A00, A01, A02, M00, M01, M02, M03, M04;
    output
              Υ;
    wire
            ST,SO;
    wire
            SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(S0));
        Sel2tol US2 (.Y(SO),
            .A00(A01), .A01(A02),
            .SO(SS));
        Enc3 US3 (.ST(ST),.SO(SS),
            .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Enc4 (M00,M01,M02,M03,M04,S0,ST);
    input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
    function Encl;
        input
                 M00;
            if (M00 == 1'b1)
                Enc1 = 1'b1;
            else
                Enc1 = 1'b0;
```

endfunction

```
function Enc2;
        input
                 M01,M02,M03,M04;
            if (M01 == 1'b1)
                Enc2 = 1' d0;
            else if (M02 == 1'b1)
                Enc2 = 1'd0;
            else if (M03 == 1'b1)
                Enc2 = 1' d0;
            else if (M04 == 1'b1)
                Enc2 = 1'd0;
            else
                Enc2 = 1'd0;
    endfunction
        assign
                  ST = Encl(M00);
                  S0 = Enc2(M01, M02, M03, M04);
        assign
endmodule
module SELECTOR004 (Y, A00, A01, M00, M01, M02, M03, M04);
    input
             A00, A01, M00, M01, M02, M03, M04;
    output
              Υ;
    wire
            ST,SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(A01));
        Enc4 US3 (.ST(ST),.SO(SS),
            .MOO(MOO),.MO1(MO1),.MO2(MO2),.MO3(MO3),.MO4(MO4));
endmodule
```

```
module Enc5 (M00,M01,M02,M03,M04,S0,ST);
    input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
    function Encl;
        input
                 M00,M03,M04;
            if ( M00 == 1'b1 | M03 == 1'b1 | M04 == 1'b1)
             Enc1 = 1'b1;
            else
                Enc1 = 1'b0;
    endfunction
    function Enc2;
        input
                 M01,M02;
            if (M01 == 1'b1)
                Enc2 = 1'd0;
            else if (M02 == 1'b1)
                Enc2 = 1' d1;
            else
                Enc2 = 1'd0;
    endfunction
                  ST = Enc1(M00, M03, M04);
        assign
                  S0 = Enc2(M01,M02);
        assign
endmodule
module SELECTOR005 (Y,A00,A01,A02,M00,M01,M02,M03,M04);
    input
             A00, A01, A02, M00, M01, M02, M03, M04;
    output
              Υ;
```

```
wire
            ST,SO;
    wire
            SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(S0));
        Sel2tol US2 (.Y(S0),
            .A00(A01),.A01(A02),
            .SO(SS));
        Enc5 US3 (.ST(ST),.SO(SS),
            .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Enc6 (M00,M01,M02,M03,M04,S0,ST);
   input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
   function Encl;
                 M00;
        input
            if (M00 == 1'b1)
                Enc1 = 1'b1;
            else
                Enc1 = 1'b0;
    endfunction
    function Enc2;
                 M01,M02,M03,M04;
            if (M01 == 1'b1)
                Enc2 = 1' d0;
            else if (M02 == 1'b1)
```

```
Enc2 = 1' d1;
            else if (M03 == 1'b1)
                Enc2 = 1' d1;
            else if (M04 == 1'b1)
                Enc2 = 1' d1;
            else
                Enc2 = 1'd0;
    endfunction
        assign
                  ST = Encl(M00);
        assign
                  S0 = Enc2(M01, M02, M03, M04);
endmodule
module SELECTOR006 (Y,A00,A01,A02,M00,M01,M02,M03,M04);
    input
             A00, A01, A02, M00, M01, M02, M03, M04;
    output
              Υ;
            ST,SO;
    wire
    wire
            SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(S0));
        Sel2tol US2 (.Y(SO),
            .A00(A01), .A01(A02),
            .SO(SS));
        Enc6 US3 (.ST(ST),.SO(SS),
            .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Enc7 (M00,M01,M02,M03,M04,S0,ST);
```

```
input
            M00,M01,M02,M03,M04;
   output
             SO,ST;
   function Encl;
        input
                M00;
            if (M00 == 1'b1)
               Enc1 = 1'b1;
           else
               Enc1 = 1'b0;
   endfunction
   function Enc2;
        input
               M01,M02,M03,M04;
            if (M01 == 1'b1)
               Enc2 = 1' d0;
           else if (M02 == 1'b1)
               Enc2 = 1' d1;
           else if (M03 == 1'b1)
               Enc2 = 1' d0;
           else if (M04 == 1'b1)
               Enc2 = 1'd0;
            else
               Enc2 = 1' d0;
   endfunction
              ST = Encl(M00);
       assign
       assign S0 = Enc2(M01, M02, M03, M04);
endmodule
```

```
module SELECTOR007 (Y,A00,A01,A02,M00,M01,M02,M03,M04);
             A00, A01, A02, M00, M01, M02, M03, M04;
    input
    output
              Υ;
            ST,SO;
    wire
    wire
            SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(S0));
        Sel2tol US2 (.Y(SO),
            .A00(A01),.A01(A02),
            .SO(SS));
        Enc7 US3 (.ST(ST),.S0(SS),
            .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Enc8 (M00,M01,M02,M03,M04,S0,ST);
    input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
    function Encl;
        input
                 M00,M03,M04;
            if (M00 == 1'b1 | M03 == 1'b1 | M04 == 1'b1)
                Enc1 = 1'b1;
            else
                Enc1 = 1'b0;
    endfunction
    function Enc2;
        input
                 MO1,MO2;
```

```
if (M01 == 1'b1)
                Enc2 = 1' d0;
            else if (M02 == 1'b1)
                Enc2 = 1' d0;
            else
                Enc2 = 1' d0;
    endfunction
        assign
                  ST = Enc1(M00, M03, M04);
        assign
                  S0 = Enc2(M01, M02);
endmodule
module SELECTOR008 (Y, A00, A01, M00, M01, M02, M03, M04);
    input
             A00,A01,M00,M01,M02,M03,M04;
    output
              Υ;
    wire
            ST,SS;
        TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(A01));
        Enc8 US3 (.ST(ST),.SO(SS),
            .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));
endmodule
module Enc9 (M00,M01,M02,M03,M04,S0,ST);
    input
             M00,M01,M02,M03,M04;
    output
              SO,ST;
    function Encl;
        input
                 M00;
            if (M00 == 1'b1)
```

```
Enc1 = 1' b1;
            else
                Enc1 = 1'b0;
    endfunction
    function Enc2;
        input
                 M01,M02,M03,M04;
            if (M01 == 1'b1)
                Enc2 = 1' d0;
            else if (M02 == 1'b1)
                Enc2 = 1'd0;
            else if (M03 == 1'b1)
                Enc2 = 1' d1;
            else if (M04 == 1'b1)
                Enc2 = 1' d1;
            else
                Enc2 = 1' d0;
    endfunction
        assign
                  ST = Encl(M00);
        assign
                  S0 = Enc2(M01, M02, M03, M04);
endmodule
module SELECTOR009 (Y,A00,A01,A02,M00,M01,M02,M03,M04);
    input
             A00, A01, A02, M00, M01, M02, M03, M04;
    output
              Y; .
    wire
            ST,SO;
    wire
            SS;
```



TSel2tol US1 (.Y(Y),.S(ST),.A(A00),.B(S0));

Sel2tol US2 (.Y(S0),
 .A00(A01),.A01(A02),
 .S0(SS));

Enc9 US3 (.ST(ST),.S0(SS),
 .M00(M00),.M01(M01),.M02(M02),.M03(M03),.M04(M04));

#### endmodule

[0105]

## 【発明の効果】

以上説明したように、この発明によれば、集積回路内の複数の回路部品に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した表形式のデータ集合を解析する解析部と、解析部の解析結果に基づいて、ハードウエア記述言語による集積回路の記述を生成する記述生成部とを備えることにより、複数の回路部品を接続した集積回路の自動設計を容易にし、ハードウエア記述言語による回路記述の作成にかかる手間と時間を短縮することが可能である。

#### 【図面の簡単な説明】


- 【図1】 この発明の実施の形態1に係る自動回路設計装置を示すブロック 図である。
- 【図2】 プログラムに従って実施の形態1に係る自動回路設計装置が実行する動作を示すフローチャートである。
- 【図3】 実施の形態1で使用されうる設計者に記入された一覧表の例である。
- 【図4】 図3の一覧表に基づいて最終的に設計される目的の回路を示す回 路図である。
- 【図5】 図3の一覧表に基づいて作成された回路記述の一部を抜粋して示すリストである。
- 【図6】 実施の形態1に従ってLSIの記述を生成する工程の基本的考え 方を説明するための図である。

- 【図7】 図3の一覧表の接続条件を規定する条件定義文を平易化して示す リストである。
  - 【図8】 実施の形態1で使用されうる一覧表の例である。
- 【図9】 図8に例示する一覧表に基づいて最終的に設計される目的の回路を示す回路図である。
- 【図10】 図9に記載の回路に関する各セレクタモジュールの記述を平易 化して示すリストである。
- 【図11】 図9に記載の回路に関するエンコーダモジュールの記述を平易 化して示すリストである。
- 【図12】 実施の形態1の動作により挿入された分岐モジュールを示す回路図である。
- 【図13】 実施の形態1の動作の特殊モジュールの挿入で付加されたゲートモジュールを示す回路図である。
  - 【図14】 実施の形態1で使用されうる複数の一覧表の例である。
- 【図15】 複数の一覧表に基づいて自動設計されうるトップ階層回路を示す回路図である。
- 【図16】 実施例で作成した、全体のLSI内の複数の回路部品(ピンおよびIP)に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述したトップ階層の一覧表である。
  - 【図17】 実施例で設計したトップ階層回路の回路図である。
- 【図18】 実施例で作成した、一つのIPA内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の一覧表である。
- 【図19】 実施例で作成した、他のIPB内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の一覧表である。
- 【図20】 実施例で作成した、他のIPC内の内部部品に関する接続条件とこれらの接続条件に応じた各内部部品の接続関係とを記述した下位階層の一覧表である。


## 【符号の説明】

1 プロセッサ、2 記憶部、3 表示部、4 入力部、10 スプレッドシート生成部、11 解析部、12 記述生成部、20,21 エンコーダモジュール(制御信号生成モジュール)、31,32 回路部品モジュール、34,43 ANDゲートモジュール、36 エンコーダモジュール(ゲート制御モジュール)、35,42 分岐モジュール、44 ANDゲートモジュール(特殊モジュール)、A,B,C,30,40,41 IP、BA,BB 信号線、BD境界、BL1,BL2 ブロック、CP 制御パス、IPA1~IPA4,IPB1,IPB2,IPC1~IPC3 ピン、NP,NP1,NP2 通常パス、PA~PF ピン、SL1~SL6 セレクタモジュール、TP,TP1~TP5 テストパス。

【書類名】図面【図1】




【図2】



【図3】

ピン名	接続条件	接続条件	接続条件
PA	IPA1	IPB1	IPC1
PB	IPA2	IPA2	IPA2
PC	IPA3	IPB2	IPC2
PD	IPA4	IPA4	IPC3


【図4】



## 【図5】

module TOP ( PA, PB, PC, PD );
input PA, PB;
output PC, PD;
if (接続条件1 == 1'b1 ) begin
assign PA : = IPA1;

#### 【図6】



# 【図7】

#### if (条件論理式1)

モード識別信号1=アクティブ

else

モード識別信号 1 = 非アクティブ

end

if (条件論理式2)

モード識別信号2=アクティブ

else


モード識別信号2 = 非アクティブ

end

【図8】

ピン名	通常使用 モード	テストモード 1	テストモード 2	テストモード 3
·				

# 【図9】



## 【図10】

if (BA==1)

IPの入力 = NP

else

IPの入力 = セレクタモジュールSL4の出力

end

if (BB == 1)

セレクタモジュールSL4の出力 = テストパスTP1

else if (BB == 2)

セレクタモジュールSL4の出力 = テストパスTP2

else

セレクタモジュールSLAの出力 = テストパスTP3

end

## 【図11】

if (モード識別信号 1 == 1)

BA = 通常パス選択制御

BB = テストパスTP1選択制御

else if (モード識別信号 2 == 1)

BA = テストパス選択制御

BB = テストパスTP1選択制御

else if (モード識別信号 3 == 1)

BA = テストパス選択制御

BB = テストパスTP2選択制御


else

BA = テストパス選択制御


BB = テストパスTP3選択制御

end


【図12】




【図13】



【図14】




【図15】




【図16】

ド設定2					0.	I	0	,	1	1	t	I	ı	ı	L	I	ı	0	-	ł	1	ı	1	1	-	0	_	_
#	1	1	1		PIN(IP)	а	þ	ŀ	1	ı	1	SubT	1	ı	၁	þ	1	g	-	1	ı	ı	f	_	ı	ø	t1	t2
つ田の低つ					dI	Э	၁	-	7	Т	7	MODE	7	Т	၁	၁	_	Э	_	Т	7	Т	၁	Н	Н	ပ	MODE	MODE
ド設定1					IO	I	0	-	ŧ	1	1	I	i	į	ı	I	1	0	_	_	ı	-	I	-	ı	0	I	I
# 	1	1	0		PIN(IP)	а	q	-	1	ı	1	Lans	1	ı	၁	р	1	g	-	-	ı	-	f	1	ŀ	Ð	t1	t2
C切り出し					IP	С	၁	-	Т	7	7	MODE	Т	7	2	С	-	С	_	Т	7	Т	၁	Н	Н	၁	MODE	MODE
ド設定					IO	I	_	-	1	-	1	ı	1	-	I	I	-	0	1	1	-	0	1	_	ł	0	I	I
B切り出しモー	1	0	ı		PIN(IP)	а	_	_	1	_	1	1	-	-	၁	q	_	е	-	-	_	р	1	-	-	J	t1	t2
O (AB					IP	В	Т	-	Н	Н	Т	-	Т	Т	В	В		В	1	Т	7	В	1	Т	Т	В	MODE	MODE
ド設定					IO	I	_	I	1	-	ı	1	1	-	I	I	-	0	;	-	-	0	1	-	_	0	I	I
A切り出しモー	0	1	I		PIN(IP)	q	+	а	1	_	t	၁	1	-	g	l h	-	q	_	1	-	e	1	1	+	Ţ	Ŧ	t2
a lay					IP	A	Т	A	Н	Н	Т	A	Н	Н	A	A	t	A	ŀ	T	Т	Ą	ı	Т	Т	A	MODE	MODE
改定					IO	I	Ĺ	I	1	1	ı	H	1	-	I	I,	" I	0	-	0	0	0	ı	ı	ŀ	0	Ι	I
常モード設定	0	0	1		PIN(IP)	q	_	а	-	_	-	2	-	-	၁	р	h	е	_	FCL	FCL	p	-	_	-	e)	17	t2
寷					IP	A	Г	A	Н	Н	T	А	Н	Н	၁	Э	А	В	1	A	A	В	1	Т	Т	၁	MODE	MODE
																									-			
FPIN				2	Default	HUDS100LP	1.4	U200	Т	Г	H4	U200	Г	IJ	Г	Г	<b>↓</b>	1.4	D200	L	Γ	H4	D200	Г	$\Gamma$	1.2	J	J
モード設定PIN	TI	T2	2	ブロック	10	Ÿ	A	Y	Э	IE	A	Y	၁	王	Y	γ	1	A	Y	С	ョ	A	Y	၁	E	٧	Y	7
Ψ	PAD	PAD	PAD		Pin	А	В	1	Į.	<b>+</b>	၁	<b>-</b>	<b>←</b>	-	D	ध	ţ	F	ļ	ţ	<b>-</b>	5	<b>+</b>	<b>+</b>	ļ	H	Ē	7.7

【図17】





【図18】

A- F設定PIN         通常モード設定         分別 出しモード設定         日か日 上上・ 投充         日か日 上上・ 大田・ 上上・ 日本	_		_				,	,								
上記	ド設定2					2	1	1	1	 	1	. 1	1	ı	ı	
上記	Jしモー		1			PIN(IP)	1	1	_	1	-	-	ı	_	ı	
上談談下 Name (1)         (本)         (本) <th rows<="" td=""><td>CANDE</td><td></td><td></td><td></td><td></td><td>IP</td><td>1</td><td>1</td><td>Т</td><td>ı</td><td>1</td><td>1</td><td>1</td><td>ı</td><td>7</td></th>	<td>CANDE</td> <td></td> <td></td> <td></td> <td></td> <td>IP</td> <td>1</td> <td>1</td> <td>Т</td> <td>ı</td> <td>1</td> <td>1</td> <td>1</td> <td>ı</td> <td>7</td>	CANDE					IP	1	1	Т	ı	1	1	1	ı	7
上談談下 Name (1)         (本)         (本) <th rows<="" td=""><td>ド設定1</td><td></td><td></td><td></td><td></td><td>OI</td><td>I</td><td> </td><td>1</td><td>ı</td><td>1</td><td>1</td><td>ı</td><td>1</td><td>ı</td></th>	<td>ド設定1</td> <td></td> <td></td> <td></td> <td></td> <td>OI</td> <td>I</td> <td> </td> <td>1</td> <td>ı</td> <td>1</td> <td>1</td> <td>ı</td> <td>1</td> <td>ı</td>	ド設定1					OI	I		1	ı	1	1	ı	1	ı
上談談下 Name (1)         (本)         (本) <th rows<="" td=""><td>比トモー</td><td>1</td><td>T</td><td>0</td><td></td><td>PIN(IP)</td><td>ı</td><td>ı</td><td>-</td><td>l</td><td>ı</td><td>-</td><td>1</td><td>1</td><td>1</td></th>	<td>比トモー</td> <td>1</td> <td>T</td> <td>0</td> <td></td> <td>PIN(IP)</td> <td>ı</td> <td>ı</td> <td>-</td> <td>l</td> <td>ı</td> <td>-</td> <td>1</td> <td>1</td> <td>1</td>	比トモー	1	T	0		PIN(IP)	ı	ı	-	l	ı	-	1	1	1
上談談下 Name (1)         (本)         <	C知0					IP	Т	7	Т	l	1	ı	7	ı	T	
上談談下 Name (1)         (本)         <	ド設定					01	1	1	ı	ı	1	1	1	1	1	
上談談下 Name (1)         (本)         <	出しモー	1	0	ı		PIN(IP)		. 4	1	1	ŀ	-	1	-	ı	
T1   1   1   1   1   1   1   1   1   1	BAND					IP		7	1	1	ı	1	口	1	7	
T1   1   1   1   1   1   1   1   1   1	ド設定					01		I	I	0	0	0	I	1	1	
T1   1   1   1   1   1   1   1   1   1	出しも一	0	1	1		PIN(IP)	В	A	Э	F	Ð	Н	Q	-	Э	
T1   1   1   1   1   1   1   1   1   1	A切り					II	PAD	PAD	PAD	PAD	PAD	PAD	PAD	ı	PAD	
T1	發定					01	I	I	I	0	0	0	I	0	I	
T1	\$モード	0	0	ı		PIN(IP)	В	А	Э	а	q	В	q	F	<b>H</b>	
T1	通					IP	PAD	PAD	PAD	В	В	၁	၁	PAD	PAD	
T1	_				_			r		r						
モード設定         PAD       T2         PAD       C         プロッ       プロッ         PIN       IO         a       I         b       I         c       I         d       O         e       O         f       O         g       I         FCL       O         h       I	PIN	,			7	Default	7	Н	Т	1	ı	ı	H	ı	Т	
PAD PAD PAD PAD PAD PAD PAD PAD PAD PIN	- ド設5	T1	T2	၁	ブロッ	OI	1	I	Ι	0	0	0	Ι	0	Ι	
	中	PAD	PAD	PAD	:	PIIN	B	q	၁	þ	e	f	g	FCL	h	

【図19】

₹設定2					OI	ı	1	ı	-	*	I
C切り出しモード設定2	1	П	-		PIN(IP)	ſ	1	1	_	_	1
CANDE					IIP	ı	1	T	Т	-	-
片設定1					01		ı	-	-	*	1
C切り出しモード設定1	1	1	0		PIN(IP)	t	1	-	-	1	1
CAND					댐	ı	ı	7	П	-	'
ド設定					2	0	0	Ι	I	I	0
B切り出しモード設定	1	0	ı		PIN(IP)	Ы	9	Y	3	Q	Н
B切り					IP	ΠAΡ	DAD	DAD	PAD	PAD	PAD
ド設定					OI	-	-	-	_	*	1
A切り出しモード設定	0	1	ı		PIN(IP)	1	-	-	_	ı	-
АIJИ					ΙĿ	-	-	Т	Т	-	-
战定					OI	0	0	I	I	I	0
通常モード設定	0	0			PIN(IP)	F	Ð	р	Э	В	J
通常					Ш	PAD	DAD	А	А	၁	Э
ド設定PIN				7	Default	ŀ	1	Т	Н	Т	1
- ド歌	TI	T2	၁	ブロック	01	0	0	I	Ι	ı	0
#  -  -	PAD	PAD	PAD		PIN	e	þ	а	þ	ပ	ų,

【図20】

		<u> </u>					,		_						
ド設定2					2	_	П	0	Н	0	Ι	0	Ι	0	0
C切り出しモード設定2	1	1	H		PIN(IP)	丑	Ω	Н	А	В	9	F	cT	AtoC	BtoC
CENDE					IP	PAD	MODE	MODE	MODE						
ド設定1					01	-	_	0	I	0	I	0	I	0	0
C切り出しモード設定1	1	П	0		PIN(IP)	ы	Ω	Н	A	В	G	F	cT	AtoC	BtoC
C切り出		-			IP	PAD	MODE	MODE	MODE						
ド設定					OI	-		1	1	_	*	ŀ	I	0	0
B切り出しモード設定	T	0	ı		PIN(IP)	ı	1	ı	ı	_	1	_	$^{\mathrm{cT}}$	AtoC	BtoC
B#JD [					IIP	Т	Т	-	Н	-	-	i	MODE	MODE	MODE
ド設定					OI	ı	1	1	1	_	*	_	I	0	0
A切り出しモード設定	0	1			PIN(IP)	ı	ı	ı	ı	-	-	-	cT	AtoC	BtoC
A切り!					IP	Т	Т	ı	Н	!	1	1	MODE	MODE	MODE
ド設定					01	I	Ι.	0	I	0	I	0	I	0	0
11	0	0	1		PIN(IP)	日	Ω	Н	J	g	J	С	сТ	AtoC	BtoC
通常毛					IP	PAD	PAD	PAD	А	А	В	В	MODE	MODE	MODE
ド設定PIN				7	Default	Г	Н	ı	T	1	Г	1	Г	ı	ı
- ド設5	II	L.5	ပ	ブロック	01	I	I	0	П	0	I	0	I	0	0
£-	PAD	PAD	PAD		PIN	p	ပ	е	а	þ	J	В	test	PCA	PCB

【書類名】

要約書

【要約】

【課題】 複数の回路部品を接続した集積回路の自動設計を容易にし、ハードウエア記述言語による回路記述の作成にかかる手間と時間を短縮する。

【解決手段】 自動回路設計装置は、集積回路の複数の回路部品(例えばIP)に関する接続条件とこれらの接続条件に応じた各回路部品の接続関係とを記述した表形式のファイルを解析する解析部11と、解析部11の解析結果に基づいて、HDLによる集積回路の記述を生成する記述生成部12とを備える。

【選択図】

図 1

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

# 出願人履歴情報

識別番号

[591036457]

1. 変更年月日

1991年 2月26日

[変更理由]

新規登録

住 所

東京都千代田区大手町2丁目6番2号

氏 名

三菱電機エンジニアリング株式会社